[发明专利]将源封包数据划分为通路的处理器、方法、系统和指令在审

专利信息
申请号: 201780014453.1 申请日: 2017-03-01
公开(公告)号: CN109196467A 公开(公告)日: 2019-01-11
发明(设计)人: A.贾 申请(专利权)人: 英特尔公司
主分类号: G06F9/38 分类号: G06F9/38;G06F9/30
代理公司: 中国专利代理(香港)有限公司 72001 代理人: 李啸;杨美灵
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 处理器包括解码指令的解码单元,该指令将指示将包括多个邻接数据元素的源封包数据、多个数据元素和目的地。处理器也包括与解码单元耦合的执行单元。执行单元响应该指令,将在目的地中存储结果封包数据。结果封包数据将具有多个通路,每个通路将存储与相应通路的最低有效端对齐的指示数量的邻接数据元素的不同非重叠集合。结果封包数据的邻接通路中指示数量的邻接数据元素的不同非重叠集合将通过较低有效通路的至少一个最高有效数据元素位置而彼此被分隔。
搜索关键词: 封包数据 数据元素 邻接 解码单元 非重叠 处理器 集合 指令 有效数据元素 指令处理器 存储结果 解码指令 有效通路 对齐 有效端 耦合的 分隔 存储 响应
【主权项】:
1.一种处理器,包括:多个封包数据寄存器;解码指令的解码单元,所述指令指示将包含多个邻接数据元素的源封包数据,所述指令指示数据元素的数量,以及所述指令指示目的地存储位置;以及与所述多个封包数据寄存器耦合并且与所述解码单元耦合的执行单元,所述执行单元响应所述指令,在所述目的地存储位置中存储结果封包数据,所述结果封包数据具有多个通路,所述结果封包数据的每个所述通路存储与所述相应通路的最低有效端对齐的所述源封包数据的所述指示数量的邻接数据元素的不同非重叠集合,所述结果封包数据的邻接通路中的所述指示数量的所述邻接数据元素的所述不同非重叠集合将通过较低有效通路的至少一个最高有效数据元素位置而彼此被分隔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780014453.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top