[发明专利]提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储有效

专利信息
申请号: 201780016893.0 申请日: 2017-03-03
公开(公告)号: CN108780424B 公开(公告)日: 2022-10-28
发明(设计)人: N·瓦伊德亚纳坦;M·C·A·A·黑德斯;C·B·韦里利 申请(专利权)人: 高通股份有限公司
主分类号: G06F12/0895 分类号: G06F12/0895;G06F11/10
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明为提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储。在一个方面,DRAM高速缓存管理电路提供多个高速缓存条目,其每一者含有标记存储区域、数据存储区域及错误保护区域。所述DRAM高速缓存管理电路经配置以将待高速缓存的数据存储在每一高速缓存条目的所述数据存储区域中。所述DRAM高速缓存管理电路还经配置为使用错误检测码EDC而非错误校正码ECC且将每一高速缓存条目的标记及所述EDC存储于所述高速缓存条目的所述错误保护区域中。以此方式,可通过避免对于每一高速缓存条目的所述标记存储区域的需要,同时仍提供对于所述高速缓存条目的错误检测来增加DRAM高速缓存的容量。
搜索关键词: 提供 用于 动态 随机存取存储器 dram 高速缓存 标记 空间 高效 存储
【主权项】:
1.一种基于处理器的系统,其包括:动态随机存取存储器DRAM高速缓存,其为高带宽存储器的一部分,所述DRAM高速缓存包括多个各自提供数据存储区域及错误保护区域的高速缓存条目;及DRAM高速缓存管理电路,其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存;所述DRAM高速缓存管理电路经配置以:将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中;及将所述高速缓存条目的标记及错误检测码EDC写入所述高速缓存条目的所述错误保护区域中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780016893.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top