[发明专利]使用具有多种材料的层对基底进行图案化的方法在审
申请号: | 201780032238.4 | 申请日: | 2017-05-17 |
公开(公告)号: | CN109155238A | 公开(公告)日: | 2019-01-04 |
发明(设计)人: | 安东·J·德维利耶;尼哈尔·莫汉蒂 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/3065;H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 蔡胜有;苏虹 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本文的技术使得能够集成堆叠材料和多种颜色的材料并且不需要腐蚀性气体来进行蚀刻。该技术能够实现用于自对准图案缩小的多线层,其中所有层或颜色或材料可以限于含硅材料和有机材料。这样的技术能够利用用于自对准阻挡的完全非腐蚀性蚀刻相容堆叠实现5nm后段制程沟槽图案化的自对准阻挡集成。实施方案包括使用材料相同但高度不同的线,以基于材料的种类和/或材料高度和蚀刻速率提供对数条线中的一者的蚀刻选择性。 | ||
搜索关键词: | 蚀刻 自对准 阻挡 腐蚀性气体 蚀刻选择性 堆叠材料 非腐蚀性 沟槽图案 含硅材料 后段制程 使用材料 速率提供 图案缩小 有机材料 图案化 堆叠 多线 基底 相容 | ||
【主权项】:
1.一种对基底进行图案化的方法,所述方法包括:在基底的目标层上形成芯轴,所述芯轴包括第一材料,所述目标层包括第三材料;在所述芯轴的侧壁上形成侧壁间隔物,包括通过在所述基底上沉积共形膜,并除去所述共形膜的在所述芯轴的顶表面上的部分而留下所述芯轴的顶表面下方的所述共形膜,使得所述侧壁间隔物形成在所述芯轴的垂直侧壁上,以及使得所述共形膜覆盖相邻侧壁间隔物之间的所述目标层,所述共形膜包括第二材料;在所述基底上形成第一蚀刻掩模,所述第一蚀刻掩模限定开口,所述开口露出所述第一材料和所述第二材料二者的区域,所述第一材料和所述第二材料具有不同的抗蚀刻性;以及执行第一蚀刻工艺,所述第一蚀刻工艺对所述第二材料的未覆盖部分进行选择性地蚀刻,直到覆盖位于相邻侧壁间隔物之间的所述目标层的所述共形膜被除去,而所述侧壁间隔物保留在所述基底上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780032238.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造