[发明专利]用于高压隔离的双深沟槽有效
| 申请号： | 201780049630.X | 申请日： | 2017-08-16 |
| 公开（公告）号： | CN109564895B | 公开（公告）日： | 2023-08-11 |
| 发明（设计）人： | S·彭哈卡;B·胡;A·萨多夫尼科夫;G·马图尔 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092;H01L29/06 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 徐东升;魏利娜 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在所描述的示例中，一种半导体器件(100A)采用隔离方案来保护低压晶体管免受高压操作的影响。该半导体器件(100A)包括衬底(102)、掩埋层(106)、晶体管阱区(101)、第一沟槽(114)和第二沟槽(174)。衬底(102)具有顶表面(102A)和底表面。掩埋层(106)位于衬底(102)内，并且晶体管阱区(101)位于掩埋层(106)上方。第一沟槽(114)从顶表面(102a)延伸以穿入掩埋层(106)，并且第一沟槽(114)具有第一沟槽深度(TDi)。第二沟槽(174)从顶表面(102a)延伸以穿入掩埋层(106)。第二沟槽(174)内插在第一沟槽(114)与晶体管阱区(101)之间。第二沟槽(174)具有小于第一沟槽深度(TDi)的第二沟槽深度(TD2)。 | ||
| 搜索关键词： | 用于 高压 隔离 深沟 | ||
【主权项】：
1.一种集成电路，包括：衬底，其具有顶表面和底表面；掩埋层，其位于所述衬底内；晶体管阱区，其位于所述掩埋层上方；第一沟槽，其从所述顶表面延伸以穿入所述掩埋层，所述第一沟槽具有第一沟槽深度；以及第二沟槽，其从所述顶表面延伸以穿入所述掩埋层，所述第二沟槽内插在所述第一沟槽与所述晶体管阱区之间，并且所述第二沟槽具有小于所述第一沟槽深度的第二沟槽深度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780049630.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
