[发明专利]亚分辨率衬底图案化的方法有效
申请号: | 201780070924.0 | 申请日: | 2017-11-16 |
公开(公告)号: | CN109983564B | 公开(公告)日: | 2023-05-02 |
发明(设计)人: | 安东·J·德维利耶;尼哈尔·莫汉蒂;杰弗里·史密斯 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3213 | 分类号: | H01L21/3213;H01L21/027;H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 杨铁成;杨林森 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本文中公开的技术提供了一种用于衬底图案化的方法,该方法得到非均匀间距(混合间距)的线。技术还可以通过选择性地替换多线层中的材料线来实现高级图案化选项。形成具有三种不同材料的交替线的多线层。使用一个或更多个蚀刻掩模来选择性地去除至少一条未被覆盖的线而不去除其他未被覆盖的线。利用填充材料来替换去除材料。使用蚀刻掩模以及使不同材料线的抗蚀刻性不同来执行选择性去除。 | ||
搜索关键词: | 分辨率 衬底 图案 方法 | ||
【主权项】:
1.一种使衬底图案化的方法,所述方法包括:在衬底的下层上形成多线层,所述多线层包括具有第一材料、第二材料和第三材料的交替线图案的区域,其中,每条线具有水平厚度、垂直高度,并且跨所述下层水平地延伸,其中,所述交替线图案的每条线从所述多线层的顶表面垂直地延伸至所述多线层的底表面;在所述多线层上形成第一蚀刻掩模,所述第一蚀刻掩模未覆盖所述交替线图案的一部分;去除所述多线层的所述第一材料的未被所述第一蚀刻掩模覆盖的部分;利用从所述多线层的所述顶表面垂直地延伸至所述多线层的所述底表面的填充材料替换所述第一材料的去除部分;以及去除所述第一蚀刻掩模,得到具有四种不同的材料的所述多线层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780070924.0/,转载请声明来源钻瓜专利网。
- 上一篇:氧化硅氮化硅叠层离子辅助蚀刻
- 下一篇:半导体装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造