[发明专利]由层叠的两个串联连接的芯片形成的集成电路

摘要

本发明涉及一种集成电路(100)，包括：第一芯片(30)，包括高压耗尽型晶体管；以及第二芯片(40)，包括增强型器件，第一芯片(30)和第二芯片(40)在其正面分别包括第一和第二栅接触盘(31、41)、第一和第二源接触盘(32、42)以及第一和第二漏接触盘(33、43)。集成电路(100)特别值得注意的是：第一芯片(30)和第二芯片(40)通过它们各自的正面(34、44)相互接合并形成层叠体(50)，第一芯片(30)的面积大于第二芯片(40)的面积，使得第一芯片(30)的正面(34)的外围部分未被第二芯片(40)掩盖；第一芯片(30)包括至少一个放置在其正面(34)上的附加接触盘(331)，其与高压耗尽型晶体管电绝缘并且与第二栅接触盘(41)接触；第一栅接触盘(31)与第二源接触盘(42)接触和/或第一源接触盘(32)与第二漏接触盘(43)接触；并且第一栅接触盘(31)和附加接触盘(331)至少部分地延伸到第一芯片(30)的外围部分中。

主权项

1.一种集成电路(100)，该集成电路(100)包括：包括高压耗尽型晶体管的第一芯片(30)；以及包括增强型器件的第二芯片(40)，所述第一芯片(30)在正面上具有第一栅接触盘(31)、第一源接触盘(32)和第一漏接触盘(33)，并且所述第二芯片(40)包括第二栅接触盘(41)、第二源接触盘(42)和第二漏接触盘(43)；所述集成电路(100)的特征在于：·所述第一芯片(30)和所述第二芯片(40)在它们各自的正面(34、44)彼此接合并形成层叠体(50)，所述第一芯片(30)的正面(34)的表面大于所述第二芯片(40)的表面，使得所述第一芯片(30)的正面(34)的外围部分不被所述第二芯片(40)掩盖，·所述第一芯片(30)包括至少一个放置在其正面(34)上的附加接触盘(331)，该附加接触盘(331)与所述高压耗尽型晶体管电绝缘，并且与所述第二栅接触盘(41)接触，·所述第一栅接触盘(31)与所述第二源接触盘(42)接触且/或所述第一源接触盘(32)与所述第二漏接触盘(43)接触，·所述第一栅接触盘(31)和所述附加接触盘(331)至少部分地延伸到所述第一芯片(30)的所述外围部分中。