[发明专利]减小集成电路(IC)的互连层中形成的金属线的端部部分之间的尖端到尖端距离在审
申请号: | 201780083872.0 | 申请日: | 2017-11-30 |
公开(公告)号: | CN110192271A | 公开(公告)日: | 2019-08-30 |
发明(设计)人: | J·J·徐 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;崔卿虎 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供了用于减小集成电路(IC)的互连层中形成的金属线的端部部分之间的尖端到尖端距离的方面。在一个方面,一种方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于光以在光致抗蚀剂层上形成金属线图案。金属线图案包括与基本上平行于轴线的轨道相对应的金属线模板。去除与金属线图案相对应的光致抗蚀剂层的部分以根据金属线图案暴露硬掩模层。蚀刻硬掩模层的暴露部分,使得形成与金属线图案相对应的沟槽。对硬掩模层进行定向蚀刻,使得至少一个沟槽沿着轴线在第一方向上延伸。这允许沟槽以减小的节距和减小的尖端到尖端距离间隔开。 | ||
搜索关键词: | 金属线图案 硬掩模层 减小 光致抗蚀剂层 金属线 蚀刻 互连层 集成电路 暴露 距离间隔 节距 去除 平行 延伸 轨道 | ||
【主权项】:
1.一种用于在集成电路(IC)的互连层中形成金属线图案的方法,包括:将设置在硬掩模层之上的光致抗蚀剂层暴露于由光源提供的光以在所述光致抗蚀剂层上形成金属线图案,所述金属线图案包括与各自基本上平行于轴线的多个轨道相对应的多个金属线模板;去除与所述金属线图案相对应的所述光致抗蚀剂层的一个或多个部分,使得所述硬掩模层根据所述金属线图案被暴露;蚀刻与所述金属线图案相对应的所述硬掩模层,以在所述硬掩模层中形成与所述金属线图案中的所述多个金属线模板相对应的多个沟槽;去除所述光致抗蚀剂层;以及定向蚀刻与至少一个沟槽的第一端部部分相邻的所述硬掩模层,以沿着所述轴线在第一方向上延伸所述至少一个沟槽的长度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780083872.0/,转载请声明来源钻瓜专利网。
- 上一篇:基板移载单元、基板处理装置及半导体器件的制造方法
- 下一篇:间隙填充介电材料
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造