[发明专利]制备包括III-V族材料和与硅工艺流程相容的接触的元件的方法有效
申请号: | 201780085813.7 | 申请日: | 2017-12-22 |
公开(公告)号: | CN110291616B | 公开(公告)日: | 2023-05-30 |
发明(设计)人: | E·盖金;C·亚尼;F·内姆齐;P·罗德里格斯;B·塞拉格 | 申请(专利权)人: | 原子能和能源替代品委员会 |
主分类号: | H01L21/285 | 分类号: | H01L21/285;H01L27/144;H01L21/768;H01L23/485;H01L29/45 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明涉及一种用于制备元件的方法,所述元件包括在衬底的表面上由III‑V族材料制得的结构,所述结构包括至少一个在第一III‑V族材料(1)表面上限定的上接触水平面(N |
||
搜索关键词: | 制备 包括 iii 材料 工艺流程 相容 接触 元件 方法 | ||
【主权项】:
1.一种用于制备元件的方法,所述元件包括在衬底表面上的III‑V族材料的结构,所述结构包括至少一个在第一III‑V族材料(1)表面上限定的上接触水平面(Nsup)以及在第二III‑V族材料(2)表面上限定的下接触水平面(Ninf),所述方法包括:‑用至少一种电介质封装的连续操作,包括用至少一种电介质(8)封装所述结构;‑在所述电介质(8)中,在所述第一III‑V族材料(1)的表面上制造至少一个上孔(Os)并且在所述第二III‑V族材料(2)的表面上制造至少一个下孔(Oi),从而在所述第一III‑V族材料上和所述第二III‑V族材料上限定接触底部区域;‑在所述至少上孔(Os)中和所述至少下孔(Oi)中进行接触底部金属化(3);‑用至少一种金属材料(5)至少部分地填充所述至少上孔(Os)并且至少部分地填充所述至少下孔(Oi),从而产生至少一个上接触垫和至少一个下接触垫;‑接触底部金属化并且接触垫限定与所述上接触水平面(Nsup)相接触的所述第一III‑V族材料的至少一个上接触以及与所述下接触水平面(Ninf)相接触的所述第二III‑V族材料的至少一个下接触;‑至少所述上接触和至少所述下接触在电介质中集成并且具有在同一平面中限定的上表面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于原子能和能源替代品委员会,未经原子能和能源替代品委员会许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201780085813.7/,转载请声明来源钻瓜专利网。
- 上一篇:具有灯插入件的模块化宽带光源和使用方法
- 下一篇:高效能的低温铝电镀
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造