[发明专利]半导体装置封装及制造半导体装置封装的方法有效
| 申请号： | 201810009886.4 | 申请日： | 2018-01-05 |
| 公开（公告）号： | CN109755212B | 公开（公告）日： | 2022-01-11 |
| 发明（设计）人： | 吕文隆 | 申请（专利权）人： | 日月光半导体制造股份有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L21/48 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 蕭輔寬 |
| 地址： | 中国台湾高雄市楠梓*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的至少一些实施例涉及一种用于封装半导体装置的衬底。所述衬底包含第一介电层，其具有第一表面及与所述第一表面相对的第二表面；第一经图案化导电层，其邻近于所述第一介电层的所述第一表面；第二经图案化导电层，其邻近于所述第一介电层的所述第二表面且电连接到所述第一经图案化导电层，以及外部连接垫，其从顶部表面到底部表面渐缩。所述第二经图案化导电层包含垫及邻近于所述垫的迹线。所述外部连接垫安置在所述第二经图案化导电层的所述垫上。所述外部连接垫的底部宽度大于或等于所述第二经图案化导电层的所述垫的宽度。 | ||
| 搜索关键词： | 半导体 装置 封装 制造 方法 | ||
【主权项】：
1.一种衬底，其包括：第一介电层，其具有第一表面及与所述第一表面相对的第二表面；第一经图案化导电层，其邻近于所述第一介电层的所述第一表面；第二经图案化导电层，其邻近于所述第一介电层的所述第二表面且电连接到所述第一经图案化导电层，所述第二经图案化导电层包括垫及邻近于所述垫的迹线；以及外部连接垫，其从顶部表面到底部表面渐缩，所述外部连接垫安置在所述第二经图案化导电层的所述垫上，其中所述外部连接垫的底部宽度大于或约等于所述第二经图案化导电层的所述垫的宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司，未经日月光半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810009886.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体封装
- 下一篇：管芯堆叠结构及其制作方法
