[发明专利]采用非选择性外延的自对准锗硅HBT器件的制造方法有效
申请号: | 201810024860.7 | 申请日: | 2018-01-11 |
公开(公告)号: | CN108257867B | 公开(公告)日: | 2020-11-24 |
发明(设计)人: | 周正良 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种采用非选择性外延的自对准锗硅HBT器件的制造方法,淀积第一层SiO2层,打开锗硅单晶外延窗口,非选择性生长锗硅外延层;在所述锗硅外延层上端,依次淀积第二层SiO2层、多晶硅层;光刻和干法刻蚀所述SiO2/多晶硅叠层;进行第一次外基区离子注入;淀积第三层SiO2层,回刻形成侧墙,进行第二次外基区离子注入;淀积第四层SiO2层;在所述第四层SiO2层的上端,淀积平坦化的有机介质层;用回刻方法将多晶硅顶端的有机介质层和二氧化硅层去除;干法刻蚀多晶硅,干刻将发射极窗口打开;回刻形成内侧墙;形成发射极和基极。本发明能够很简单地和现有的CMOS工艺集成,容易形成适合大规模量产的工艺流程。 | ||
搜索关键词: | 采用 选择性 外延 对准 hbt 器件 制造 方法 | ||
【主权项】:
1.一种采用非选择性外延的自对准锗硅HBT器件的制造方法,其特征在于,包括如下步骤:步骤1、在形成集电极后,淀积第一层二氧化硅SiO2层,打开锗硅单晶外延窗口,在去除所述锗硅单晶外延窗口内的二氧化硅SiO2层和清洗后,非选择性生长锗硅外延层;步骤2、在所述锗硅外延层上端,依次淀积第二层二氧化硅SiO2层、多晶硅层,即淀积SiO2/多晶硅叠层;步骤3、用牺牲发射极窗口光刻和干法刻蚀所述二氧化硅SiO2/多晶硅叠层,停在第二层二氧化硅SiO2层,除发射极区域外其余区域全部刻除;步骤4、用二氟化硼或硼离子进行第一次外基区离子注入;步骤5、淀积第三层二氧化硅SiO2层,回刻形成侧墙,用硼离子进行第二次外基区离子注入;步骤6、淀积第四层二氧化硅SiO2层;步骤7、在所述第四层二氧化硅SiO2层的上端,淀积平坦化的有机介质层;步骤8、用回刻方法将多晶硅顶端的有机介质层和二氧化硅层去除;步骤9、干法刻蚀多晶硅,干刻将发射极窗口打开;步骤10、在所述发射极窗口内淀积氮化硅SiN/二氧化硅SiO2叠层或无定型硅,回刻形成内侧墙;步骤11、湿法刻蚀和清洗所述发射极窗口后,在该发射极窗口内淀积重掺杂砷多晶硅,然后刻蚀发射极和基极多晶硅形成发射极和基极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810024860.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造