[发明专利]鉴相器和锁相环电路有效
| 申请号： | 201810034873.2 | 申请日： | 2018-01-15 |
| 公开（公告）号： | CN108092661B | 公开（公告）日： | 2021-05-28 |
| 发明（设计）人： | 陈志坚;曾隆月 | 申请（专利权）人： | 深圳骏通微集成电路设计有限公司 |
| 主分类号： | H03L7/085 | 分类号： | H03L7/085;H03L7/089;H03L7/093;H03L7/113 |
| 代理公司： | 深圳中一联合知识产权代理有限公司 44414 | 代理人： | 张全文 |
| 地址： | 518000 广东省深圳市龙华区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于锁相技术领域，提供了一种鉴相器和锁相环电路。一种鉴相器，包括：相位差输出电路，所述相位差输出电路的第一输入端和第二输入端分别接入分频时钟信号和输入时钟信号连接，用于比较所述分频时钟信号和所述输入时钟信号的相位并输出相位差信号；延迟输出电路，用于对所述分频时钟信号进行延迟输出处理，并输出延迟信号；预充放电信号输出电路，预充放电信号的输入端接入所述输入时钟信号，并与所述延迟输出电路的输出端连接，预充放电信号的输入端接入所述输入时钟信号，用于输出预充放电信号。电路校准精度高，缩短了锁定时间，满足现代通讯系统对锁相环频率快速切换的需求。 | ||
| 搜索关键词： | 鉴相器 锁相环 电路 | ||
【主权项】：
1.一种鉴相器，其特征在于，所述鉴相器包括：相位差输出电路，所述相位差输出电路的第一输入端和第二输入端分别接入分频时钟信号和输入时钟信号连接，用于比较所述分频时钟信号和所述输入时钟信号的相位并输出相位差信号；延迟输出电路，用于对所述分频时钟信号进行延迟输出处理，并输出延迟信号；预充放电信号输出电路，预充放电信号的输入端接入所述输入时钟信号，并与所述延迟输出电路的输出端连接，预充放电信号的输入端接入所述输入时钟信号，用于输出预充放电信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳骏通微集成电路设计有限公司，未经深圳骏通微集成电路设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810034873.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种亚阈值电路的优化方法及系统
- 下一篇：频率合成装置及其方法
