[发明专利]半导体器件及其制造方法在审
| 申请号： | 201810041092.6 | 申请日： | 2018-01-16 |
| 公开（公告）号： | CN110047754A | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/08;H01L29/423;H01L29/78 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件及其制造方法，在源漏凹槽的侧壁上形成有扩散阻挡层，一方面不会降低后续在源漏凹槽中外延生长的应力层向沟道区引入的应力，另一方面还可以避免后续形成的应力层中的掺杂离子扩散到沟道区以及栅介质层中，避免结深加大以及掺杂离子再分配，从而改善短沟道效应和反短沟道效应，使其满足器件性能提高的要求。 | ||
| 搜索关键词： | 半导体器件 掺杂离子 沟道区 应力层 源漏 反短沟道效应 短沟道效应 扩散阻挡层 器件性能 栅介质层 再分配 侧壁 结深 制造 扩散 生长 引入 | ||
【主权项】：
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供一半导体衬底，在所述半导体衬底上形成栅极堆叠结构以及覆盖在所述栅极堆叠结构侧壁上的侧墙；刻蚀所述栅极堆叠结构和侧墙两侧的半导体衬底，以形成源漏凹槽；在所述源漏凹槽的侧壁上形成扩散阻挡层；外延生长至少填满所述源漏凹槽的应力层，以形成嵌入式的源漏区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810041092.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件的形成方法和半导体器件
- 下一篇：一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
