[发明专利]一种LDO电路

摘要

本申请公开了一种LDO电路，包括运算放大器A1，电阻R1和R2，PMOS管P1和P2，NMOS管N1、N2和N3，其中：A1的同相输入端接收基准电压；A1的反相输入端经R2接地，同时经R1连接到P2的漏极；A1的输出端连接到N1和N2的栅极；N1的漏级和N2的漏级相连；N2的源极接N3的漏极；N1的源极和N3的源极接地；N3的栅极在LDO电路上电一段时间后接收驱动信号；N1的漏级同时连接到P1的漏级、P1的栅极以及P2的栅极；P1的源极和P2的源极接电源；P2的漏极为LDO电路的输出；N1的宽长比远小于N2的宽长比。本申请避免了未接电容或电容损坏时，LDO电路上电瞬间输出端产生很大过冲电压。

主权项

1.一种LDO电路，其特征在于，包括：运算放大器、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中：所述运算放大器的同相输入端接收基准电压；所述运算放大器的反相输入端经所述第二电阻接地，同时经所述第一电阻连接到所述第二PMOS管的漏极；所述运算放大器的输出端同时连接到所述第一NMOS管和所述第二NMOS管的栅极；所述第一NMOS管的漏级和所述第二NMOS管的漏级相连；所述第二NMOS管的源极连接所述第三NMOS管的漏极；所述第一NMOS管的源极和所述第三NMOS管的源极接地；所述第三NMOS管的栅极在所述LDO电路上电一段时间后接收驱动信号；所述第一NMOS管的漏级同时连接到所述第一PMOS管的漏级、所述第一PMOS管的栅极以及所述第二PMOS管的栅极；所述第一PMOS管的源极和所述第二PMOS管的源极连接到电源；所述第二PMOS管的漏极为所述LDO电路的输出端；所述第一NMOS管的宽长比远小于所述第二NMOS管的宽长比。