[发明专利]具有积分非线性内插(INL)失真补偿的时钟合成器

摘要

一种补偿由运行在频率f_sys处的系统时钟驱动的时钟合成器中的积分非线性内插(INL)失真的方法，该方法涉及在具有数字控制振荡器(DCO)和数字到时间转换器(DTC)的第一路径的输出处引入具有I*dt+δ的实际延迟的所选择的标称模拟延迟I*dt，以及在具有DCO和DTC的第二路径的输入处引入抵消第一路径中的实际模拟延迟的具有I*D+Δ的实际延迟的标称数字延迟I*D，调整第二路径中的补偿模块的内容x(k)，以针对k的不同值来对准第一和第二路径的输出脉冲，其中k表示内插点，针对I的所有N个值迭代地重复这两个在前的步骤，以及对补偿模块的内容x(k)进行平均来导出要施加到DTC之一的补偿值，以校正INL失真。

主权项

1.一种补偿由运行在频率f_sys处的系统时钟驱动的时钟合成器中的积分非线性内插INL失真的方法，包括：(i)提供包括第一数字控制振荡器DCO、第一数字到时间转换器DTC、第一补偿模块以及可调整延迟模块的第一路径，所述第一数字控制振荡器响应于输入频率值Freq来生成输出时钟脉冲，所述第一数字到时间转换器用于对系统时钟脉冲之间的一系列M个内插点k进行线性内插以校正所述输出时钟脉冲的相位，所述第一补偿模块用于向所述第一DTC施加补偿值以校正INL失真，并且所述可调整延迟模块用于将一系列的标称模拟延迟I*dt,(I＝0,1,…N‑1)引入到所述第一DTC的输出中，其中N*dt＝1/f_sys；(ii)提供包括第二数字控制振荡器(DCO)、第二数字到时间转换器(DTC)、延迟存储器以及第二补偿模块的第二路径，所述第二数字控制振荡器响应于所述输入频率值Freq来生成输出时钟脉冲，所述第二数字到时间转换器用于对系统时钟脉冲之间的一系列M个内插点k进行线性内插以校正所述输出时钟脉冲的相位，所述延迟存储器用于向所述第二DCO施加标称数字延迟I*D,(I＝0,1…N‑1)，其中N*D＝Freq，并且所述第二补偿模块用于向所述第二DTC施加补偿值以校正INL失真；(iii)在所述第一路径的输出处引入具有I*dt+δ的实际延迟的所选择的标称模拟延迟I*dt，其中δ是离所述标称模拟延迟的小的偏移，以及在所述第二路径的输入处引入抵消所述第一路径中的实际模拟延迟的具有I*D+Δ的实际延迟的标称数字延迟I*D，其中Δ是离所述标称数字延迟的小的偏移；(iv)调整所述第二补偿模块的内容，以针对k的不同值来对准所述第一和第二路径的输出脉冲，其中在所述对准时，所述第二补偿模块的内容x(k)代表每个k的INL值；(v)针对I的所有N个值迭代地重复步骤(iii)和(iv)；以及(vi)对所述第二补偿模块的内容x(k)进行平均来导出要施加到所述DTC中的所选择的一个DTC的所述补偿值，以校正INL失真。