[发明专利]一种新型的时间数字转化器

摘要

本发明涉及通讯技术领域，尤其涉及一种新型的时间数字转化器，包括：极性检测模块；时间数字转换模块，包括数字编码单元、环震使能单元、依次串联形成闭合环路的多级的差分延时单元以及多个触发器单元；每个差分延时单元包括第一输入端、第二输入端、第一输出端和第二输出端；每个差分延时单元的第一输出端和第二输出端输出的是互补的差分信号；能够明显改善反相器上升下降时间和触发器采样的不匹配，使得进入触发器单元的信号为相位互补的信号，进而提高数字转换的线性度。

主权项

1.一种新型的时间数字转化器，所述时间数字转化器包括一时间数字转换模块；其特征在于，还包括：/n极性检测模块，包括用于接收时钟信号的两个时钟输入口，以及包括第一时钟输出口、第二时钟输出口和状态输出口；/n所述极性检测模块对两个所述时钟输入口输入的所述时钟信号进行时序分析，将时序超前的所述时钟信号从所述第一时钟输出口输出，将时序滞后的所述时钟信号从所述第二时钟输出口输出，以及将两个所述时钟信号的时序比较结果信号从所述状态输出口输出；/n所述时间数字转换模块包括数字编码单元、环震使能单元、依次串联形成闭合环路的多级的差分延时单元以及多个触发器单元；/n环震使能单元分别与所述闭合环路和第一时钟输出口连接，以接收并根据时序超前的所述时钟信号控制所述闭合环路的导通与关断；/n每个所述差分延时单元包括第一输入端、第二输入端、第一输出端和第二输出端；每个所述差分延时单元的所述第一输出端和所述第二输出端输出的是互补的差分信号；/n每个所述触发器单元分别包括两个触发输入口、两个触发输出口和一时钟信号口；每个所述触发器单元分别对应连接一个所述差分延时单元的所述第一输出端和第二输出端，以根据互补的所述差分信号从两个所述触发输出口输出成组的两个触发信号；每个所述触发器单元的所述时钟信号口连接所述第二时钟输出口，以接收序滞后的所述时钟信号；/n所述数字编码单元分别连接所述极性检测模块的所述状态输出口以及每个所述触发器单元的两个所述触发输出口，以接收并根据所述时序比较结果信号和每组所述触发信号生成编码信号。/n