[发明专利]一种超高速数据接口ESD防护芯片及其制造方法在审

专利信息
申请号: 201810066545.0 申请日: 2018-01-24
公开(公告)号: CN108461489A 公开(公告)日: 2018-08-28
发明(设计)人: 薛维平 申请(专利权)人: 上海芯石半导体股份有限公司
主分类号: H01L27/02 分类号: H01L27/02;H01L21/822
代理公司: 暂无信息 代理人: 暂无信息
地址: 201203 上海市浦东新区中国(上海*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请涉及一种超高速数据接口SED芯片及其制造方法。大数据时代,各种高速接口应运而生,目前主流的USB3.0,HDMI2.0,以及未来的USB4.0,HDMI3.0,用以满足天量数据传输,导致对超高速接口的ESD防护提出更高要求,防护芯片的电容要求更低,封装尺寸要求更小,Ipp要求更大,然而芯片尺寸和Ipp是正比关系,目前市面上用双层外延加沟槽工艺,制造的芯片电容值在0.5pF左右,此发明采用超高阻1000Ω.cm的P型单晶衬底,通过叠加串联整流管,可以降低结电容至0.15pF以下,老工艺用到了14次光刻,此发明只用了7次光刻,两个电极均从正面引出,特别适合倒装封装,芯片无需减薄到150um以下,只需减薄到200um,降低了碎片率,省去了外延和沟槽这种复杂难控的工艺,省去了背面金属工艺,更重要的是提升了芯片的有效尺寸,同样的封装Ipp更大了。
搜索关键词: 芯片 超高速数据 次光 减薄 封装 制造 超高速接口 尺寸要求 倒装封装 电容要求 防护芯片 高速接口 沟槽工艺 金属工艺 数据传输 芯片电容 有效尺寸 正比关系 超高阻 大数据 结电容 碎片率 整流管 电极 衬底 单晶 叠加 背面 串联 主流 申请
【主权项】:
1.一种超高速数据接口ESD防护芯片,其结构包括:一个雪崩二极管D1,8个整流二极管D2、D3、D4、D5、D6、D7、D8、D9,A、雪崩二极管结构包括:高阻衬底里面包含N‑well,N‑well里面包含SN,SN里面包含SP,单晶硅上面是SiO2层,SiO2层部分打开,SiO2层上面是正面金属,正面金属部分打开,正面金属上面是钝化层,其中,雪崩二极管D1的SP与整流二极管D5和D9的SP相连,雪崩二极管D1的SN与整流二极管D2和D6的SN相连;B、整流二极管结构包括:高阻衬底里面包含N‑well,N‑well里面包含SN和SP,SN和SP成梳状结构,单晶硅上面是SiO2层,SiO2层部分打开,SiO2层上面是正面金属,正面金属部分打开,正面金属上面是钝化层,其中,整流二极管D2和D3串联,D4和D5串联,D6和D7串联,D8和D9串联,整流二极管D5和D9的SP与雪崩二极管D1的SP相连,整流二极管D2和D6的SN与雪崩二极管D1的SN相连,D3的SP与D4的SN相连,D7的SP与D8的SN相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海芯石半导体股份有限公司,未经上海芯石半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810066545.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top