[发明专利]存储元件的位线的制作过程、存储元件及其制作方法有效
申请号: | 201810072900.5 | 申请日: | 2018-01-25 |
公开(公告)号: | CN110085551B | 公开(公告)日: | 2021-05-25 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/3213 |
代理公司: | 北京市铸成律师事务所 11313 | 代理人: | 王珺;徐瑞红 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请提供了一种存储元件的位线的制作过程、存储元件及其制作方法。该制作过程包括:提供基底,基底包括半导体衬底以及隔离结构,基底的上表面包含源区的源极表面及绝缘隔离面;在基底的上表面沉积位线接触层及位线导体层;依照位线图案刻蚀去除在位线图案外的部分位线导体层与位线接触层,露出半导体衬底的部分上表面形成为位线导体,刻蚀位线导体层的过程包括主刻蚀步骤及过刻蚀步骤,主刻蚀步骤形成位线接触,在过刻蚀步骤中,位线接触残留物以侧蚀控制的刻蚀气体去除,刻蚀气体包含溴化氢和氧气。该制作过程可以缓解或消除位线接触的侧蚀,避免了位线接触发生较严重的侧蚀而导致的阻值偏高的问题,保证了存储元件具有较快的响应速度等性能。 | ||
搜索关键词: | 存储 元件 制作 过程 及其 制作方法 | ||
【主权项】:
1.一种存储元件的位线的制作过程,其特征在于,所述制作过程包括:提供基底,所述基底包括半导体衬底以及设置在所述半导体衬底中的隔离结构,所述隔离结构用于隔离出所述半导体衬底的多个有源区,所述基底的上表面包含所述有源区的源极表面及所述隔离结构的绝缘隔离面;在所述源极表面以及所述绝缘隔离面上依次沉积位线接触层及位线导体层,其中,所述位线接触层覆盖所述源极表面以及相邻源极表面之间的所述绝缘隔离面;以及依照位线图案依次图案化刻蚀去除在所述位线图案外的部分所述位线导体层与所述位线接触层,以露出所述半导体衬底的部分上表面,其中,去除后的所述位线导体层形成为位线导体,并且刻蚀所述位线导体层的过程包括主刻蚀步骤及过刻蚀步骤,在所述主刻蚀步骤中,去除后的所述位线接触层形成为所述源极表面上的位线接触,在所述过刻蚀步骤中,所述位线接触层在相邻两个所述位线接触间且在所述绝缘隔离面上的位线接触残留物以侧蚀控制的刻蚀气体去除,其中,所述刻蚀气体包含溴化氢和氧气。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810072900.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造