[发明专利]半导体存储装置有效
| 申请号： | 201810088572.8 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN109390018B | 公开（公告）日： | 2022-10-28 |
| 发明（设计）人： | 驹井宏充 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C16/24 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够提高处理能力的半导体存储装置。根据实施方式，半导体存储装置包含：连结电路(BHU)，包含分别连接于第一及第二位线(BL0)及(BL1)的第一及第二电路(50_0)及(50_1)；第一组(GP0)，包含经由第一数据总线(DBUS0)而与连接于第一电路(50_0)的第一读出放大器电路(SAU0)连接的第一数据寄存器(21_0)；第二组(GP1)，包含经由第二数据总线(DBUS1)而与连接于第二电路(50_1)的第二读出放大器电路(SAU1)连接的第二数据寄存器(21_1)；及存储单元阵列(18)。沿着与半导体衬底平行的第一方向，依次排列有第一组(GP0)、连结电路(BHU)、第二组(GP1)。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
1.一种半导体存储装置，其特征在于具备：连结电路，设置在半导体衬底上，且包含连接于第一位线的第一电路及连接于第二位线的第二电路；第一组，包含连接于所述第一电路的第一读出放大器电路、及经由第一数据总线而连接于所述第一读出放大器电路的第一数据寄存器；第二组，包含连接于所述第二电路的第二读出放大器电路、及经由第二数据总线而连接于所述第二读出放大器电路的第二数据寄存器；及存储单元阵列，介隔层间绝缘膜设置在所述连结电路及所述第一及第二组的上方，且包含连接于所述第一位线的第一存储单元及连接于所述第二位线的第二存储单元；且沿着与所述半导体衬底平行的第一方向依次排列有所述第一组、所述连结电路、所述第二组。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810088572.8/，转载请声明来源钻瓜专利网。
