[发明专利]半导体装置有效
| 申请号： | 201810088613.3 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN109147850B | 公开（公告）日： | 2022-07-26 |
| 发明（设计）人： | 平嶋康伯;小柳胜;高山豊 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C7/10 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种能够提高处理能力的半导体装置。实施方式的半导体装置包含输入接收器与数据输入用锁存电路。数据输入用锁存电路包含：第1反相器(IV3)，输出第1信号；第2及第3反相器(IV7及IV11)，分别输出第1及第2时钟信号；第1时钟产生电路(BT1)，产生相对于第1时钟信号来说逻辑电平的跃迁开始延迟且跃迁速度快的第3时钟信号(CKn)；第2时钟产生电路(BT2)，产生相对于第2时钟信号来说逻辑电平的跃迁开始延迟且跃迁速度快的第4时钟信号(CKp)；第4反相器(IV12)，输出第1信号的反转信号；以及数据锁存电路(IV13及IV14)，将第4反相器的输出信号锁存。 | ||
| 搜索关键词： | 半导体 装置 | ||
【主权项】：
1.一种半导体装置，其特征在于具备：输入接收器；以及数据输入用锁存电路，连接到所述输入接收器；且所述数据输入用锁存电路包含：第1反相器，基于从所述输入接收器接收到的输入信号而输出第1信号；第2反相器，基于第1选通信号而输出第1时钟信号；第3反相器，基于所述第1选通信号的反转信号即第2选通信号而输出第2时钟信号；第1时钟产生电路，连接到所述第2反相器的输出端子，产生跃迁开始相对于所述第1时钟信号的逻辑电平的跃迁开始来说延迟、且跃迁速度比所述第1时钟信号的所述逻辑电平的跃迁速度快的第3时钟信号；第2时钟产生电路，连接到所述第3反相器的输出端子，产生跃迁开始相对于所述第2时钟信号的逻辑电平的跃迁开始来说延迟、且跃迁速度比所述第2时钟信号的所述逻辑电平的跃迁速度快的第4时钟信号；第4反相器，根据所述第3及第4时钟信号输出所述第1信号的反转信号；以及数据锁存电路，根据第3及第4时钟信号将所述第4反相器的输出信号锁存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810088613.3/，转载请声明来源钻瓜专利网。
- 上一篇：数据储存装置及非挥发式存储器操作方法
- 下一篇：一种锁存电路
