[发明专利]用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺在审
| 申请号： | 201810105352.1 | 申请日： | 2018-01-31 |
| 公开（公告）号： | CN108389823A | 公开（公告）日： | 2018-08-10 |
| 发明（设计）人： | 王新;蒋振雷;陈坚 | 申请（专利权）人： | 浙江卓晶科技有限公司 |
| 主分类号： | H01L21/683 | 分类号： | H01L21/683;H01L23/31;H01L23/498;H01L25/16;H01L21/48;H01L21/56 |
| 代理公司： | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人： | 柏尚春 |
| 地址： | 313113 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于多芯片晶圆级扇出型三维立体封装结构，包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间通过微硅晶块连接。本发明还公开了此种用于多芯片晶圆级扇出型三维立体封装结构的封装工艺。采用发明的设计方案，可以把尺寸大小各异的无源器件与裸晶片同时集成封装，大大提高了集成度，对于wifi，PA，PMU等类型的使用大量无源器件的应用尤为适合，同时，三维堆叠方式大大缩小了封装面积。 | ||
| 搜索关键词： | 重新布线层 三维立体封装 多芯片 介电层 晶圆级 扇出型 金属连接结构 封装工艺 无源器件 塑封层 被动元件 互联结构 集成封装 金属触点 三维堆叠 集成度 裸晶片 晶块 两层 塑封 微硅 无源 封装 芯片 配合 应用 | ||
【主权项】：
1.一种用于多芯片晶圆级扇出型三维立体封装结构，其特征在于：包括至少两层重新布线层，重新布线层为介电层，在介电层的两侧层面上有连接两侧进行互相配合并形成互联结构的金属连接结构，金属连接结构露出介电层作为金属触点，重新布线层的一侧设置塑封层，塑封层内塑封有芯片或无源被动元件，相邻的重新布线层之间还设有用于与两层重新布线层形成电学连接的微硅晶块，微硅晶块包括硅晶圆，在硅晶圆上的多个凹槽内壁涂覆二氧化硅介电层并用金属导电柱填充通孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江卓晶科技有限公司，未经浙江卓晶科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810105352.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种三维扇出型集成封装结构及其封装工艺
- 下一篇：被加工物的处理装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
