[发明专利]包括基板接触插塞的半导体装置及其制造方法

摘要

本发明提供一种半导体装置及其制造方法。当在电路区域中形成在比元件分离用的槽深的槽内形成且将布线与半导体基板电连接的基板接触插塞的情况下，防止由于基板接触开口率不足引起的基板接触插塞的电阻值的增大。将连接到布线(M1)和半导体基板(SB)并且不构成电路的基板接触插塞(SP2)形成于半导体芯片区域的边缘部的密封环区域(1B)。将基板接触插塞(SP2)埋入于比元件分离用的槽(D1)深的槽(D2)内。

主权项

1.一种半导体装置，其特征在于，具有：半导体基板，具有第1区域以及在俯视图中包围所述第1区域的第2区域；多个元件，形成于所述第1区域的半导体基板的上表面附近，构成第1电路；元件分离部，埋入于在所述半导体基板的所述上表面形成的第1槽内，使所述多个元件彼此相互分离；第2槽，形成于所述第1区域以及所述第2区域各自的所述半导体基板的所述上表面，且深度比所述第1槽深；第1布线，隔着层间绝缘膜而形成于所述第1区域的所述半导体基板上，构成所述第1电路；第2布线，隔着所述层间绝缘膜而形成于所述第2区域的所述半导体基板上，不构成电路；第1导电性连接部，贯通所述层间绝缘膜，且连接于所述元件；第2导电性连接部，埋入于所述第1区域的所述第2槽内，在所述第2槽的底部连接于所述半导体基板；以及第3导电性连接部，埋入于所述第2区域的所述第2槽内，不构成电路，所述第2导电性连接部的上表面连接于所述第1布线，所述第3导电性连接部的上表面连接于所述第2布线。