[发明专利]一种半导体功率器件及其制作方法

摘要

本发明提供了一种半导体功率器件及其制作方法，涉及半导体集成电路技术领域，包括：N型衬底、N+区、P‑体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。其中，PN交替超结区由P+层与N+层纵向间隔交替排列，且N+区中央区的同侧的每相邻两个N+源区之间的P‑体区的侧面设置有第一N+层和第二N+层；以及N+区的中央区与侧边区之间设置有第三N+层。该技术方案缓解了现有技术存在的结构可靠性差的技术问题，保证了器件导通性能，提高了半导体功率器件的纵向变形的承受强度，增加了半导体功率器件的弯曲程度耐受能力，使其在承受机械变形时免遭破坏，提高了器件结构的可靠性，且制作工艺简单，制作成本低。

主权项

1.一种半导体功率器件，其特征在于，包括：N型衬底、N+区、P‑体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属；所述N+区为由中央区、底边区和侧边区组成的电子漂移区；所述N型衬底的上方与所述N+区的底边区连接，所述N+区的内表面向中央区延伸为所述P‑体区，所述PN交替超结区位于所述N+区的中央区的两侧、所述N+区的侧边区与P‑体区之间，所述P‑体区的上表面与所述PN交替超结区相连接处设有所述N+源区，所述栅极氧化层覆盖于所述N+源区、N+区、P‑体区连接处的上表面，所述栅极氧化层上方设有所述多晶硅栅极，所述PN交替超结区与所述N+源区连接处的上表面设置有器件源极金属，所述N+区的侧边区的上表面设有器件漏极金属，所述多晶硅栅极的上表面及其与所述器件源极金属之间、所述器件源极金属与器件漏极金属之间均水平铺设有所述介质隔离层；其中，所述PN交替超结区由P+层与N+层纵向间隔交替排列，且所述N+区中央区的同侧的每相邻两个N+源区之间的P‑体区的侧面设置有第一N+层和第二N+层；以及，所述N+区的中央区与侧边区之间设置有第三N+层，且所述第三N+层的厚度小于所述栅极氧化层的宽度；所述第一N+层和第二N+层之间设置有第二P+层，所述第一N+层和第三N+层之间设置有第一P+层，所述第二N+层和第三N+层之间设置有第三P+层。