[发明专利]避免制程期间电荷所影响的方法、制造方法与集成电路有效
| 申请号： | 201810151322.4 | 申请日： | 2018-02-13 |
| 公开（公告）号： | CN109994142B | 公开（公告）日： | 2021-04-20 |
| 发明（设计）人： | 刘逸青;洪俊雄 | 申请（专利权）人： | 旺宏电子股份有限公司 |
| 主分类号： | G11C16/34 | 分类号： | G11C16/34 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明为用于防止存储器系统(例如，NAND闪存)受到制程期间电荷的影响的系统、方法、电路与包含计算机可读取存储介质(computer‑readable mediums)的装置。该方法包含：形成第一连线与第二连线，其中第一连线用以将二极管的第一节点连接至与即将被制造的一个或多个存储单元耦接的存储单元连接线，且第二连线用以将二极管的第二节点连接至控制电路。据此，在制造存储器时，累积于存储单元上的制程期间电荷经由导通路径而被放电至接地端。其中，导通路径是由因制程期间电荷所引起的第一电压而对二极管顺向偏压，并据以致能控制电路将电流导通至接地端所形成；以及，在制造存储器与存储器执行操作的同时，将第二电压施加于控制电路而对该二极管逆向偏压并因而关闭导通路径。 | ||
| 搜索关键词： | 避免 期间 电荷 影响 方法 制造 集成电路 | ||
【主权项】：
1.一种防止存储器内的存储单元受到制程期间电荷影响的方法，包含以下步骤：形成一第一连线，用以将一第一二极管的一第一节点连接至与即将被制造的一个或多个第一存储单元耦接的一第一存储单元连接线，以及，形成一第二连线，用以将该第一二极管的一第二节点连接至一控制电路，其中在制造该存储器时，累积在该一个或多个第一存储单元的制程期间电荷经由一第一导通路径而被放电至一接地端，其中该第一导通路径是由因该制程期间电荷所引起的一第一电压对该第一二极管顺向偏压并因而致能该控制电路将一电流导通至该接地端所形成；以及在制造该存储器之后以及在操作该存储器的时候，将一第二电压施加于该控制电路而对该第一二极管逆向偏压并据以关闭该第一导通路径。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司，未经旺宏电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810151322.4/，转载请声明来源钻瓜专利网。
