[发明专利]存储器晶体管到高K、金属栅极CMOS工艺流程中的集成有效
| 申请号： | 201810153840.X | 申请日： | 2014-09-08 |
| 公开（公告）号： | CN108493101B | 公开（公告）日： | 2022-11-18 |
| 发明（设计）人： | 克里希纳斯瓦米·库马尔 | 申请（专利权）人： | 经度快闪存储解决方案有限责任公司 |
| 主分类号： | H01L21/265 | 分类号： | H01L21/265;H01L21/28;H01L27/092;H01L27/11568;H01L27/1157;H01L27/11573;H01L29/49;H01L29/51;H01L21/336;H01L29/792 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 11280 | 代理人： | 王勇 |
| 地址： | 爱尔兰*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及存储器晶体管到高K、金属栅极CMOS工艺流程中的集成。描述了包括基于嵌入式SONOS的非易失性存储器(NVM)和MOS晶体管的存储器单元以及形成存储器单元的方法。一般地，所述方法包括：在包括NVM区和多个MOS区的基底的所述NVM区中形成NVM晶体管的栅极堆叠；以及在所述NVM晶体管的所述栅极堆叠和所述多个MOS区的上面沉积高k电介质材料以同时形成包括在所述NVM晶体管的所述栅极堆叠中的所述高k电介质材料和在所述多个MOS区中的高k栅极电介质的阻挡电介质。在一个实施例中，第一金属层被沉积在高k电介质材料的上面以及被图案化以同时形成在所述NVM晶体管的所述栅极堆叠上面的金属栅极和在MOS区中的一个中的场效应晶体管的金属栅极。 | ||
| 搜索关键词： | 存储器 晶体管 金属 栅极 cmos 工艺流程 中的 集成 | ||
【主权项】：
1.一种方法，包括：在基底的非易失性存储器(NVM)区中形成NVM晶体管的栅极堆叠，所述基底包括所述NVM区和多个金属氧化物半导体(MOS)区；以及在所述NVM晶体管的所述栅极堆叠和所述多个MOS区的上面沉积高k电介质材料以同时形成阻挡电介质，所述阻挡电介质包括在所述NVM晶体管的所述栅极堆叠中的高k电介质材料和在所述多个MOS区中的高k栅极电介质。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于经度快闪存储解决方案有限责任公司，未经经度快闪存储解决方案有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810153840.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
