[发明专利]设计集成电路的方法及其系统在审
| 申请号： | 201810160711.3 | 申请日： | 2018-02-27 |
| 公开（公告）号： | CN108804734A | 公开（公告）日： | 2018-11-13 |
| 发明（设计）人： | 李钟馝;朴琫一;金汶洙;许铣益 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 广州华进联合专利商标代理有限公司 44224 | 代理人： | 刘培培;黄隶凡 |
| 地址： | 韩国京畿道水*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种设计集成电路的方法及其系统。所述设计集成电路的方法包括：产生配线数据，所述配线数据对应于集成电路中所包含的网，所述配线数据包括与所述网对应的配线的金属层信息及所述配线的物理信息；利用所述配线数据中所包含的所述配线的所述物理信息来执行时序分析，以产生时序分析数据；以及根据所述时序分析数据来改变所述集成电路的布局。 | ||
| 搜索关键词： | 配线 集成电路 时序分析 物理信息 数据包括 数据对应 金属层 | ||
【主权项】：
1.一种设计集成电路的方法，其特征在于，包括：使用至少一个处理器从放置及路由数据产生配线数据，所述配线数据对应于集成电路中所包含的网，所述配线数据包括与所述网对应的配线的金属层信息及所述配线的物理信息；使用所述至少一个处理器、利用所述配线数据中所包含的所述配线的所述物理信息来执行时序分析，以产生时序分析数据；以及根据所述时序分析数据来改变所述集成电路的布局。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810160711.3/，转载请声明来源钻瓜专利网。
