[发明专利]具有减少的凹坑缺陷的III-V半导体结构及其形成方法在审
| 申请号： | 201810163850.1 | 申请日： | 2012-02-17 |
| 公开（公告）号： | CN108251890A | 公开（公告）日： | 2018-07-06 |
| 发明（设计）人： | C·菲盖;E·林多;P·托马西尼 | 申请（专利权）人： | SOITEC公司 |
| 主分类号： | C30B25/02 | 分类号： | C30B25/02;C30B25/18;C30B29/40 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;原宏宇 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及具有减少的凹坑缺陷的III‑V半导体结构及其形成方法。在一些实施方案中，所述方法可用于制造III‑V材料的半导体结构，如InGaN。通过调节诸如生长表面的温度的生长条件以产生过饱和区域，从而生长铟浓度在饱和区域以上的In‑III‑V半导体层，其中相对于饱和区域，In‑III‑V半导体层生长为具有减小的V形凹坑密度。 | ||
| 搜索关键词： | 半导体结构 凹坑缺陷 半导体层 饱和区域 过饱和区域 生长表面 生长条件 生长 减小 可用 制造 | ||
【主权项】：
1.一种形成半导体结构的方法，其包括：在基材上形成III‑V半导体层；通过在加工室中组合至少铟前体、与所述铟前体不同的III族元素前体，和V族元素前体，从而在III‑V半导体层的生长表面上形成铟固相浓度在铟饱和区域以上并且具有减小的V形凹坑密度的铟‑III‑V半导体层，所述加工室构造为具有铟过饱和区域，所述铟过饱和区域包括比对应于铟饱和区域的室温更低的室温。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于SOITEC公司，未经SOITEC公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810163850.1/，转载请声明来源钻瓜专利网。
