[发明专利]用于基于二进制翻译的微处理器的混合原子性支持在审
| 申请号： | 201810166118.X | 申请日： | 2018-02-28 |
| 公开（公告）号： | CN108694056A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | V.梅卡特;J.M.阿格龙;吴佑峰 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 张凌苗;郑冀之 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于基于二进制翻译的微处理器的混合原子性支持。一种处理设备，包括第一影子寄存器、第二影子寄存器以及指令执行电路，其通信地耦合到第一影子寄存器和第二影子寄存器，以接收指令的序列，所述指令的序列包括第一局部提交标记、第一全局提交标记和引用架构寄存器的第一寄存器访问指令、推测地执行第一寄存器访问指令以生成与物理寄存器相关联的推测的寄存器状态值、响应于标识第一局部提交标记，在第一影子寄存器中存储推测的寄存器状态值并且响应于标识第一全局提交标记，在第二影子寄存器中存储推测的寄存器状态值。 | ||
| 搜索关键词： | 影子寄存器 寄存器 二进制翻译 寄存器访问 微处理器 混合原子 全局提交 指令 存储 指令执行电路 架构寄存器 物理寄存器 处理设备 接收指令 响应 耦合到 引用 关联 通信 | ||
【主权项】：
1.一种处理设备，包括：第一影子寄存器；第二影子寄存器；以及指令执行电路，其通信地耦合到第一影子寄存器和第二影子寄存器，以：接收指令的序列，所述指令的序列包括第一局部提交标记、第一全局提交标记和引用架构寄存器的第一寄存器访问指令；推测地执行第一寄存器访问指令以生成与物理寄存器相关联的推测的寄存器状态值；响应于标识第一局部提交标记，在第一影子寄存器中存储推测的寄存器状态值；并且响应于标识第一全局提交标记，在第二影子寄存器中存储推测的寄存器状态值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810166118.X/，转载请声明来源钻瓜专利网。
