[发明专利]一种面向异步FIFO的折叠式容错方法在审
| 申请号： | 201810177787.7 | 申请日： | 2018-03-05 |
| 公开（公告）号： | CN108595285A | 公开（公告）日： | 2018-09-28 |
| 发明（设计）人： | 侯翔云;黄乐天 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F11/07 | 分类号： | G06F11/07 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 当前集成电路的特征尺寸越来越小，芯片集成度越来越高，芯片的可靠性也显得越发重要。在不可靠的底层元件上设计可靠数字系统成为设计者需要考虑的问题。针对在数字系统中广泛使用的异步FIFO，本发明提出一种容错方法提高其可靠性。该方法通过优化异步FIFO的控制逻辑绕过故障单元，使得异步FIFO在出现一定数量故障以后依然能够正常工作。其特点是，故障发生以后，选择2的幂次方个无故障单元作为工作组，屏蔽其余单元。该方法能够有效的提高异步FIFO的容错能力，从而提高整个数字系统的可靠性。 | ||
| 搜索关键词： | 异步FIFO 故障单元 数字系统 芯片集成度 底层元件 故障发生 可靠数字 控制逻辑 容错能力 折叠式 屏蔽 绕过 集成电路 芯片 工作组 优化 | ||
【主权项】：
1.一种通过优化控制逻辑实现异步FIFO容错的方法，其特征在于，根据故障发生的位置，选取2的幂次方个无故障单元作为工作单元，其余单元通过控制逻辑进行屏蔽，提高异步FIFO的容错能力。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810177787.7/，转载请声明来源钻瓜专利网。
