[发明专利]一种UART通信系统、方法、设备及计算机存储介质有效

专利信息
申请号: 201810187615.8 申请日: 2018-03-07
公开(公告)号: CN108282186B 公开(公告)日: 2019-02-22
发明(设计)人: 石爱国;李晓;黄苏芳;李婷;周扬帆;付超;韩坚炯 申请(专利权)人: 杭州先锋电子技术股份有限公司
主分类号: H04B1/40 分类号: H04B1/40;G06F13/28
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 罗满
地址: 310000 浙江省*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种UART通信系统,在现有的UART通信系统的基础上,增加了直接与初始时钟源连接的低速UART,由于低速UART直接与初始时钟源连接,所以低速UART的工作时钟频率最低,相应的,低速UART在工作时收发数据的频率最低,收发数据时消耗的功率最低,使得本发明公开的一种UART通信系统可以借助低速UART工作在低功耗环境下,与现有技术相比,可以在一定程度上降低UART通信系统的功耗。本发明公开的一种UART通信方法、设备及计算机存储介质也解决了相应的技术问题。
搜索关键词: 计算机存储介质 收发数据 时钟源 工作时钟频率 低功耗 功耗 消耗
【主权项】:
1.一种UART通信系统,具有MCU、DMA、高速外设、AHB总线、APB总线、第一预设数量的高速UART、初始时钟源、PLL倍频模块、DIV整除模块,其特征在于,包括第二预设数量的低速UART;所述DMA的第一端通过所述AHB总线与所述MCU连接,所述DMA的第二端通过所述APB总线与每一个所述高速UART、每一个所述低速UART连接;所述高速外设通过所述AHB总线与MCU连接;所述初始时钟源的输出端分别与所述PLL倍频模块的输入端、每一个所述低速UART连接;所述PLL倍频模块的输出端与所述高速外设、所述DMA、所述DIV整除模块的输入端连接;所述DIV整除模块的输出端与每一个所述高速UART连接;其中,所述高速UART的工作时钟频率高于所述低速UART的工作时钟频率。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州先锋电子技术股份有限公司,未经杭州先锋电子技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810187615.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top