[发明专利]一种高速低功耗比较器及逐次逼近型模数转换器和电子设备

摘要

本发明公开了一种高速低功耗比较器，包括输入NMOS管M1/M2，由NMOS管M4/M5和PMOS管M7/M8构成的锁存器结构，由NMOS管M6和PMOS管M9构成的复位控制开关，由NMOS管M3/M10/M11构成的下拉管；同时还包括反相器I0/I1/I2，延迟单元d1/d2，与门AND1/AND2，以及同或门XNOR；本发明通过在下拉管添加同或门进行控制，来防止tip和tin所在通路与下拉管导通产生静态功耗，以及增加两个复位开关，使输出Dp和Dn不至于被拉低至0或者拉高至Vdd，进而是比较器快速进入锁存，以此来到达电压变化小，电容反复少，功耗低的效果，此外，还可以将该噪声抑制比较器现有的逐次逼近型模数转换器和电子设备中，实现广泛的应用价值。

主权项

1.一种高速低功耗比较器，其特征在于，包括：由NMOS管M4/M5和PMOS管M7/M8耦合构成的锁存器；第一NMOS管M1，耦合至所述锁存器的输入端；第二NMOS管M2，耦合至所述锁存器的输入端；第一复位控制开关，耦合至所述NMOS管M4/M5之间；第二复位控制开关，耦合至所述PMOS管M7/M8之间；第一下拉管，耦合至所述NMOS管M4/M5；第二下拉管，耦合至所述第一NMOS管M1和第二NMOS管M2；第三下拉管，耦合至所述第一NMOS管M1和第二NMOS管M2；第一反相器，耦合在所述锁存器的第一输出端；第二反相器，耦合在所述锁存器的第二输出端；同或门电路，其输入端分别耦合至所述锁存器的第一输出端和第二输出端；与门电路，其输入端分别耦合至所述同或门电路的输出端和外部的第一时序控制信号，其输出端分别耦合至所述第二下拉管和第三下拉管的控制端；第一延迟单元，其输入耦合至所述第一时序控制信号，其输出端输出第二时序控制信号；所述第一复位控制开关的控制端用于接收所述第一时序控制信号；所述第二复位控制开关的控制端和第一下拉管的控制端分别用于接收所述第二时序控制信号。