[发明专利]晶体管及其形成方法、半导体器件在审
申请号: | 201810196012.4 | 申请日: | 2018-03-09 |
公开(公告)号: | CN108511518A | 公开(公告)日: | 2018-09-07 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L21/336;H01L29/78 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种晶体管及其形成方法、半导体器件。由于晶体管的栅极介质层在不同区域具有不同的厚度,即栅极介质层对应栅极导电层和源区/漏区的交叠区域的平均厚度大于栅极介质层对应沟道区域的平均厚度,因此,不仅能够确保晶体管的开关性能,并且还有利于改善晶体管的栅感应漏电电流(GIDL),从而可进一步提高具有该晶体管的半导体器件的可靠性。 | ||
搜索关键词: | 晶体管 半导体器件 栅极介质层 栅极导电层 沟道区域 交叠区域 开关性能 漏电电流 漏区 源区 | ||
【主权项】:
1.一种晶体管的形成方法,其特征在于,包括:提供一衬底,所述衬底中具有一用于形成源区的第一区域和一用于形成漏区的第二区域;形成一栅极沟槽在所述衬底中,并利用所述栅极沟槽分隔所述第一区域和所述第二区域,所述衬底中沿着所述栅极沟槽底部的部分用于构成晶体管的内埋沟道区域;形成一栅极介质层在所述衬底的所述栅极沟槽上,以覆盖所述沟道区域,并延伸覆盖所述第一区域和所述第二区域在所述栅极沟槽内的侧面;其中,所述栅极介质层中覆盖所述沟道区域的部分构成第一层部,所述栅极介质层中覆盖所述第一区域和所述第二区域的部分构成第二层部,所述第二层部的平均厚度大于所述第一层部的平均厚度;以及,形成一栅极导电层在所述衬底的所述栅极介质层上并形成在所述栅极沟槽内,所述栅极导电层从所述栅极介质层的所述第一层部延伸至所述第二层部,以使所述栅极导电层分别与所述第一区域和所述第二区域均具有一交叠区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810196012.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类