[发明专利]基于高速串行通信的接口桥接电路及其方法有效
| 申请号： | 201810205670.5 | 申请日： | 2018-03-13 |
| 公开（公告）号： | CN108345555B | 公开（公告）日： | 2021-10-08 |
| 发明（设计）人： | 彭浩;李超;吴旭峰 | 申请（专利权）人： | 算丰科技（北京）有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40;G06F13/38 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 杨静 |
| 地址： | 100192 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种基于高速串行通信的接口桥接电路及其方法。该接口桥接电路包括PCIE接口模块、AXI总线模块、芯片链路模块、转换模块、Serdes接口模块和控制模块，用于实现AI运算加速板卡与主机之间连接的PCIE接口到AI加速处理芯片配置的Serdes接口之间的转换。本发明实施例实现了AI加速处理芯片与上位主机之间以及级联的多个AI加速处理芯片之间的高速互联通信，提升了单个AI运算加速板卡的运算处理能力，并降低了AI加速处理芯片之间的接口复杂度。 | ||
| 搜索关键词： | 基于 高速 串行 通信 接口 电路 及其 方法 | ||
【主权项】：
1.一种基于高速串行通信的接口桥接电路，其特征在于，包括：PCIE接口模块，用于接收主机CPU发送的数据，并将所述数据转换为并行数据；AXI总线模块，用于将所述并行数据中的待运算数据分发给芯片链路模块，将所述并行数据中的控制命令分发给控制模块；芯片链路模块，用于对所述待运算数据进行存取；转换模块，用于将芯片链路模块存取的并行待运算数据转换为串行数据；Serdes接口模块，用于将转换后的所述串行数据发送给AI加速处理芯片进行处理；控制模块，用于接收所述AXI总线模块分发的控制命令，根据所述控制命令对AI加速处理芯片进行控制、调度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于算丰科技（北京）有限公司，未经算丰科技（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810205670.5/，转载请声明来源钻瓜专利网。
