[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810284461.4 | 申请日： | 2018-04-02 |
| 公开（公告）号： | CN108695390B | 公开（公告）日： | 2023-08-25 |
| 发明（设计）人： | 安孙子雄哉;山口夏生;江口聪司 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在具有超级结结构的垂直功率MOSFET中，即使n型柱状物区域和p型柱状物区域的纵横比增加来改变p型柱状物区域的杂质浓度，也可以确保功率MOSFET的耐压。P型半导体区域PR1形成在与p型柱状物区域PC1相邻的n型柱状物NC1的侧面上。在该配置中，p型半导体区域PR1从n型柱状物区域NC1的上端部开始形成深度，该深度是从n型柱状物区域NC1的侧面的上端部至下端部的高度的大约一半。这使得包括p型半导体区域PR1和p型柱状物区域PC1的整个p型柱状物区域的侧面倾斜。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：半导体层；第一导电类型的多个第一柱以及第二导电类型的多个第二柱，所述第二导电类型是所述第一导电类型的相反的导电类型，所述第一柱和所述第二柱形成在所述半导体层中；在所述半导体层之上形成的半导体元件；以及所述第一导电类型的第一半导体区域，所述第一半导体区域形成在所述第二柱的侧面之上，其中所述第一柱和所述第二柱在第一方向上交替布置，其中所述第一半导体区域在所述第一方向上被形成在所述第二柱的侧面之上，并且其中所述第一半导体区域被形成为从所述第二柱的所述侧面的上端部到所述第二柱的某个深度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810284461.4/，转载请声明来源钻瓜专利网。
- 上一篇：具有低导通电阻的半导体器件结构及其制造方法
- 下一篇：半导体器件
- 同类专利
- 专利分类
