[发明专利]一种基于GPU的多元LDPC码高速并行译码器及其译码方法

摘要

本发明公开了一种基于GPU的多元LDPC码高速并行译码器及其译码方法，属于通信技术领域。本发明的译码方法分为三个阶段：初始化阶段、译码阶段和判决阶段。译码器的一次迭代译码只用一个内核函数来完成，大幅度减小线程块间的同步开销和内核函数的启动开销并降低全局内存的访问量，而且在不同的进制下设计不同的并行度来最大化硬件资源的利用率，提高译码吞吐量到百兆量级。本发明提供的访存方式充分利用GPU芯片上共享内存，大幅度减小对全局内存的访问，提高访存效率和访存带宽。

主权项

1.一种基于GPU的多元LDPC码高速并行译码方法，其特征在于：所述译码方法包括初始化阶段、译码阶段和判决阶段，初始化阶段包括步骤1～步骤3，步骤4是译码阶段，步骤5是判决阶段，整个译码方法的步骤如下：步骤1：主机端存储空间初始化；在主机端为接收到的信道信息向量、译码判决后的码字、分层信息向量、行信息向量、校验矩阵非零元素位置、校验矩阵非零元素值、FFT变换索引表格和边信息元素交织与解交织索引表格分配主机内存；步骤2：GPU设备初始化；在GPU端配置全局内存空间，创建异步CUDA流；在GPU设备端为译码判决后的码字、分层信息向量、行信息向量、边信息元素交织和解交织索引表格分配全局内存；步骤3：完成信息和只读数据的初始化；在主机端，利用接收到的信道信息向量对分层信息向量进行初始化，将行信息向量各个元素的值初始化为1；在主机端，对FFT变换表格、边信息元素交织与解交织索引表格对应的主机端内存进行初始化；完成对校验矩阵非零元素位置在主机端进行转换存储和校验矩阵非零元素值的存储；对校验矩阵非零元素位置进行转化存储是为了便于在译码阶段对列信息向量的更新，完成转换后的校验矩阵和FFT变换表格在常量内存中的初始化；步骤4：译码阶段：通过PCI‑E总线，将主机端初始化后的分层信息向量、行信息向量、边信息元素交织和解交织索引表格以异步传输的方式初始化GPU设备端的分层信息向量、行信息向量、边信息元素交织和解交织索引表格，并完成译码迭代；步骤5：判决阶段：当译码迭代次数达到设定的最大值时，利用译码迭代得到的更新后的分层信息进行判决，判决后的码字以异步传输的方式从GPU设备端传送到主机端。