[发明专利]数据处理电路在审
| 申请号： | 201810293514.9 | 申请日： | 2018-04-03 |
| 公开（公告）号： | CN108694143A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | 安东尼乌斯·马蒂纳斯·杰可布斯·黛安娜;纪尧姆·勒迈特;威廉·G·莱耶纳尔;迈克尔·利维 | 申请（专利权）人： | 恩智浦有限公司 |
| 主分类号： | G06F13/364 | 分类号： | G06F13/364;G06F13/40;G06F13/42 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 杨静 |
| 地址： | 荷兰埃*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数据处理电路，包括：时钟输入端，被配置成接收时钟信号；数据输出端，被配置成提供数据输出信号；可调驱动器缓冲器，被配置成：接收数据信号；并且对数据信号应用驱动器强度值以便提供数据输出信号，数据输出信号的电流电平基于驱动器强度值；以及驱动器控制模块，包括：时间对准模块，被配置成处理时钟信号和数据输出信号以便确定表示以下两项之间的时延的定时延迟信号：时钟信号的转变；以及数据输出信号的转变；基于定时延迟信号和目标延迟信号向可调驱动器缓冲器提供驱动器强度值，驱动器强度值用于减小以下两项之差：定时延迟信号以及目标延迟信号。 | ||
| 搜索关键词： | 数据输出信号 驱动器 定时延迟 缓冲器 数据处理电路 可调驱动器 目标延迟 时钟信号 配置 接收数据信号 时间对准模块 驱动器控制 时钟输入端 数据输出端 应用驱动器 电流电平 接收时钟 数据信号 减小 时延 | ||
【主权项】：
1.一种数据处理电路，其特征在于，包括：时钟输入端，被配置成接收时钟信号；数据输出端，被配置成提供数据输出信号；可调驱动器缓冲器，被配置成：接收数据信号；并且对所述数据信号应用驱动器强度值以便提供数据输出信号，其中，所述数据输出信号的电流电平基于所述驱动器强度值；以及驱动器控制模块，包括：时间对准模块，被配置成：处理所述时钟信号和所述数据输出信号以便确定表示以下两项之间的时延的定时延迟信号：(i)所述时钟信号的转变；以及(ii)所述数据输出信号的转变；并且基于所述定时延迟信号和目标延迟信号向所述可调驱动器缓冲器提供所述驱动器强度值，其中，所述驱动器强度值用于减小以下两项之差：(i)所述定时延迟信号；以及(ii)所述目标延迟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦有限公司，未经恩智浦有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810293514.9/，转载请声明来源钻瓜专利网。
