[发明专利]高K/ZnO/低In组分InGaAs的MOS电容及制备方法

摘要

本发明公开了一种高K/ZnO/低In组分InGaAs的MOS电容及制备方法，主要解决现有同类器件界面态密度高的问题，其自下而上包括：欧姆接触金属(1)、衬底(2)、GaAs缓冲层(3)、InGaAs沟道层(4)、ZnO钝化层(5)、高K氧化层(6)和金属栅电极(7)。其中InGaAs沟道层掺杂浓度为1×1017/cm3，厚度为15‑30nm，ZnO钝化层厚度为1‑5nm，高K氧化层使用Al2O3或ZrO2氧化物，其厚度为5‑10nm。本发明降低了器件的界面态密度，改善了高K/InGaAs界面缺陷，提高了击穿场强，减小了栅极漏电，可用于互补金属氧化物半导体器件的制作。

主权项

1.一种高K/ZnO/低In组分InGaAs的MOS电容，自下而上包括欧姆接触金属(1)、P型衬底(2)、P型GaAs缓冲层(3)、P型InGaAs沟道层(4)、高K氧化层(6)和金属栅电极(7)，其特征在于：在P型InGaAs沟道层(4)与高K氧化层(6)之间，增设有ZnO钝化层(5)，用于减小界面缺陷态密度，改善器件电学特性；所述高K氧化层(6)，使用Al2O3或ZrO2氧化物，其厚度为5‑10nm，用于提高击穿场强，减小栅极漏电。