[发明专利]一种弹载雷达信号处理半实物仿真测试系统有效
| 申请号： | 201810295010.0 | 申请日： | 2018-03-30 |
| 公开（公告）号： | CN108563144B | 公开（公告）日： | 2021-06-29 |
| 发明（设计）人： | 刘峥;韩斐;宋凤博;宋超;张元超;张政 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | G05B17/02 | 分类号： | G05B17/02 |
| 代理公司： | 西安睿通知识产权代理事务所(特殊普通合伙) 61218 | 代理人： | 惠文轩 |
| 地址： | 710071*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于雷达信号仿真处理领域，公开了一种弹载雷达信号处理半实物仿真测试系统，包括雷达导引头综合测试装置、模数转换模块、FPGA预处理模块、DSP成像处理模块、上位机显示终端；由信号源输出两路参考时钟，一路给雷达导引头综合测试装置作为参考时钟，一路给信号处理器作为采样时钟，由雷达导引头综合测试装置输出模拟雷达回波信号以及帧同步和脉冲同步信号，模数转换模块完成对模拟雷达回波的A/D采样，FPGA作为预处理模块，完成数据预处理和数据的乒乓传输，DSP成像处理模块中两片DSP芯片完成成像处理，另一片DSP芯片完成成像结果到上位机的传输，在上位机显示终端上实时显示成像处理结果。 | ||
| 搜索关键词： | 一种 雷达 信号 处理 实物 仿真 测试 系统 | ||
【主权项】：
1.一种弹载雷达信号处理半实物仿真测试系统，其特征在于，所述系统包括：时钟信号源、雷达导引头综合测试装置、信号处理器以及上位机显示终端；所述信号处理器包含：模数转换模块、FPGA信号预处理模块、DSP成像处理模块；所述时钟信号源上设置的参考时钟输出端与所述雷达导引头综合测试装置上设置的参考时钟输入端连接；所述时钟信号源上设置的采样时钟输出端与所述模数转换模块上设置的采样时钟输入端连接；所述雷达导引头综合测试装置上设置的模拟信号输出端与所述模数转换模块上设置的模拟信号输入端连接；所述雷达导引头综合测试装置上设置的同步信号输出端与所述FPGA信号预处理模块的同步信号输入端连接；所述模数转换模块的数字信号输出端与所述FPGA信号预处理模块的数字信号输入端连接；所述FPGA信号预处理模块的数字信号输出端与所述DSP成像处理模块的数字信号输入端连接；所述DSP成像处理模块的数字信号输出端通过以太网与所述上位机显示终端的数字信号输入端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810295010.0/，转载请声明来源钻瓜专利网。
