[发明专利]基于有效节点全方位最短连接的处理器阵列芯片复用方法

摘要

基于有效节点全方位最短连接的处理器阵列芯片复用方法属于处理器阵列重构技术领域，尤其涉及处理器阵列芯片的复用技术领域，其特征在于，对于处理器阵列芯片内烧制的失效处理器单元阵列，先后一次使用从左到右，然后再从右到左的贪心列路由算法程序分别得到两个在逻辑列左、右分布位置上相互互补的目标阵列，然后再在同一个处理器单元阵列即物理阵列上按有效处理器单元的坐标位置，标注出两个已取得的互补的目标阵列，即可获得一个完整的目标阵列。本发明具有速度快，易于普及推广的优点。

主权项

1.基于有效节点全方位最短连接的处理器阵列芯片复用方法，其特征在于,是在计算机中依次按照以下步骤实现的：步骤(1)、计算机初始化；输入芯片上的处理器单元阵列；所述芯片上待复用处理器单元阵列是一个大小为M×N，以处理器单元作为节点构成的物理阵列，m＝1,2,...,m,M，M为行数，m为行序号，n＝1,2,...,n,N，N为列数，n为列序号，其中，所述处理器单元是否有效是已知的，分别称为有效节点和失效节点，逻辑列，是指：在所述芯片上待复用的物理阵列的第一行中，从n＝1开始沿着列序号增加的方向找到的第一个有效节点为起始点，再从m＝1开始顺着行序号增加的方向与位于下一行中在列序号最小位置处的有效节点连接起来，所构成的一个从所述起始点出发的，具有上下相邻关系的有效节点间最短连接距离的有效节点序列；步骤(2)、按以下步骤找出作为目标阵列的第一逻辑列Tl和第二逻辑阵列Tr，上标“l”表示从左开始，上标“r”表示从右开始步骤(2.1)、对大小为M×N的物理阵列使用从左到右的贪心列路由算法GCR，得到大小为Ml×Kl的目标阵列，Kl为目标阵列的列数，1≤kl≤Nl，kl＝1,2,...,kl,Nl,Nl≤(N‑1)，Ml为目标阵列的行数，1≤ml≤Ml，ml＝1,2,...,ml,...,Ml，ml为行序号，Ml≤(M‑1)，步骤(2.1.1)、在物理阵列的第m＝1行中，从左到右判断物理阵列中第m＝1,n＝1处的处理器单元是否为有效节点，若为有效节点，则作为第一条逻辑列k1的起始单元，进入步骤(2.1.2)，若为无效单元，则判断物理阵列中第m＝1,n＝2处的处理器单元是否为有效节点，如此重复，一直到找到第m＝1行中首个有效节点为止，步骤(2.1.2)、判断所述物理阵列第m+1行第n1列处的处理器单元是否为有效节点，若为有效节点，则将m+1,n1处的有效节点与所述起始单元相连，共同位于第一条k1逻辑列上，执行步骤(2.1.3)若为无效节点，则执行步骤(2.1.4)步骤(2.1.3)、判断第m+2行即第m3行第一列即第n1列处的处理器单元是否为有效节点：若为有效节点，则将所述第m3行第n1列处的有效节点与所述第m2行第n1列处的有效节点相连，共同位于第k1条逻辑列上，如此重复，一直到第M‑1行第N‑1列处的处理器单元为止，形成一条有M‑1行、第n1列有效节点构成的第一条逻辑列，步骤(2.1.4)、判断所述物理阵列第m2行、第n2列处的处理器单元是否为有效节点：若为有效节点，则把步骤(2.1.1)中所述的第m1行、第n1列处的有效节点与步骤(2.1.4)中所述的第m2行、第n2列处的有效节点相连，共同位于首条逻辑列k1上，如此重复执行步骤(2.1.4)，一直到最后第M‑1行第N‑1列处的一个有效节点为止，若为无效节点，则执行步骤(2.1.5)，步骤(2.1.5)、则返回步骤(2.1.2)中第m2行第n1列处原来的那个有效节点，并标记为死亡单元，表示所述的那个有效节点是其所在逻辑列k1的最后一个有效节点；步骤(2.1.6)重复步骤(2.1.1)到步骤(2.1.5)，得到一个由所述物理阵列的左侧边到右侧边的由Kl条逻辑列组成的目标阵列T1，每条逻辑列都穿过所述物理阵列各行中的一个有效节点，而与各条逻辑列是否相交的无关，允许多条逻辑列共同穿过同一个共同的有效节点；存在唯一的交集；步骤(2.2)、对大小为M×N的物理阵列使用从右到左的贪心列路由算法GCR'，得到大小为Mr×Kr，1≤kr≤Mr,Mr≤(M‑1)的目标阵列Tr，其方法于步骤(2.1)中所述的相同，但序号由右向左增大，步骤(3)、由于目标阵列Tl和Tr大小未必相同，但都是在同一块处理器单元阵列芯片上实现的而且两者逻辑列的分布式左右互补的，因此在同一块处理器单元芯片上，把目标阵列Tl和目标阵列Tr中的逻辑列按各自的处理器单元位置标注出来，就得到一个完整的目标阵列。