[发明专利]基于CMOS反相器和忆阻器构成的全加电路有效
| 申请号： | 201810357314.5 | 申请日： | 2018-04-20 |
| 公开（公告）号： | CN108449080B | 公开（公告）日： | 2020-06-05 |
| 发明（设计）人： | 胡小方;杨辉;段书凯;王丽丹 | 申请（专利权）人： | 西南大学 |
| 主分类号： | H03K19/017 | 分类号： | H03K19/017 |
| 代理公司： | 重庆敏创专利代理事务所(普通合伙) 50253 | 代理人： | 陈千 |
| 地址： | 400715*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明公开了一种基于CMOS反相器和忆阻器构成的全加电路，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号V |
||
| 搜索关键词： | 基于 cmos 反相器 忆阻器 构成 电路 | ||
【主权项】：
1.一种基于CMOS反相器和忆阻器构成的全加电路，其特征在于，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号VCin，所述第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号VCout，所述异或门电路的输出端连接在第三反相器的上端，所述同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压VSum。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西南大学，未经西南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810357314.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种灭弧电路
- 下一篇：一种电平转换电路及装置
