[发明专利]用于测量电路的物理单元中的等待时间的方法、装置和系统

摘要

本申请公开了用于测量电路的物理单元中的等待时间的方法、装置和系统。在实施例中，一种装置包括计数器、第一寄存器、镜像弹性缓冲器和解析逻辑，所述计数器用于根据本地时钟信号而在开始值与结束值之间计数，所述第一寄存器用于存储计数器的输出，所述镜像弹性缓冲器存储从第一寄存器接收到的计数器输出的样本，其中所述镜像弹性缓冲器用于对接收机电路弹性缓冲器进行镜像操作，所述解析逻辑用于接收来自镜像弹性缓冲器的计数器输出样本以及来自计数器的当前的计数器值输出，并且至少部分地基于所述计数器输出样本和所述当前的计数器值来确定数据元素遍历接收机电路的渡越等待时间。描述了其他实施例并要求它们的权利。

主权项

1.一种装置，包括：物理层单元(PHY)，所述PHY用于耦合到串行链路，所述PHY包括：接收机块，用于处理将经由所述串行链路接收的数据，所述接收机块包括：差分接收机，所述差分接收机具有差分输入和串行输出的对，所述差分输入用于耦合到所述串行链路；时钟恢复电路，所述时钟恢复电路具有用于接收时钟信号的第一输入和耦合到所述差分接收机的输出的第二输入，并且所述时钟恢复电路具有包括经恢复的位时钟的输出；数据恢复电路，所述数据恢复电路具有耦合到所述差分接收机的串行输出的第一输入、所述经恢复的位时钟被接收所在的第二输入以及串行输出；串行‑并行转换器，所述串行‑并行转换器具有耦合到所述数据恢复电路的串行输出的第一输入、所述经恢复的位时钟被接收所在的第二输入、具有10位宽度的并行输出以及码元时钟输出；检测电路，所述检测电路接收所述码元时钟输出，并且输出接收机有效(RxValid)信号和经恢复的码元时钟；弹性缓冲器，所述弹性缓冲器用于存储多个条目，并且具有带有10位宽度的、耦合到所述串行‑并行转换器的并行输出的并行输入、所述经恢复的码元时钟被接收所在的输入，并且所述弹性缓冲器具有并行输出，并且输出缓冲器溢出/下溢信号；解码器，所述解码器具有耦合到所述弹性缓冲器的并行输出的并行输入、第二时钟信号被接收所在的输入，所述解码器具有8位并行输出，并且输出错误信号；以及用于结合传入条目存储到所述弹性缓冲器中而存储对应于所述弹性缓冲器的深度的值的装置。