[发明专利]三维半导体器件有效
| 申请号： | 201810386727.6 | 申请日： | 2018-04-26 |
| 公开（公告）号： | CN109309095B | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 朴玄睦 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B41/27 | 分类号： | H10B41/27;H10B41/35;H10B43/27;H10B43/35 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 翟然 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种三维半导体器件包括：衬底，具有单元阵列区域和接触区域；堆叠结构，包括在垂直方向上交替地堆叠在衬底上的多个电极和多个电极隔离绝缘层并在接触区域上具有阶梯式结构；垂直结构，在单元阵列区域中穿透堆叠结构，垂直结构的每个构成单元串；以及字线接触插塞，每个字线接触插塞在具有阶梯式结构的堆叠结构的梯面部分的每个的区域中穿透所述多个电极当中最上面的电极、连接到所穿透的最上面的电极下方的另一电极、并与所述穿透的最上面的电极电绝缘。 | ||
| 搜索关键词： | 三维 半导体器件 | ||
【主权项】：
1.一种三维半导体器件，包括：衬底，具有单元阵列区域和接触区域；堆叠结构，包括在垂直方向上交替地堆叠在所述衬底上的多个电极和多个电极隔离绝缘层，并且在所述接触区域上具有阶梯式结构；垂直结构，在所述单元阵列区域中穿透所述堆叠结构，所述垂直结构的每个构成单元串；以及接触插塞，在所述接触区域中，其中，对于所述多个电极中的包括上电极和所述上电极下面的下电极的每对紧邻的电极，所述接触插塞中的对应的一个接触所述下电极并且穿透所述上电极并与所述上电极电绝缘。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810386727.6/，转载请声明来源钻瓜专利网。
- 上一篇：闪存的制造方法
- 下一篇：闪存结构及其控制方法
