[发明专利]防浮接电路

摘要

本发明提供一种防浮接电路，该防浮接电路包括一上拉电路、一下拉电路以及一控制电路。上拉电路包括一第一P型晶体管以及一第二P型晶体管，并耦接一第一电源端。下拉电路包括一第一N型晶体管以及一第二N型晶体管，并耦接一第二电源端。第一P型晶体管与第一N型晶体管之间具有一第一路径。第二P型晶体管与第二N型晶体管之间具有一第二路径。第一P型晶体管与第二电源端之间具有一第三路径。在第一模式下，控制电路导通第一及第二路径并且不导通第三路径。在第二模式下，控制电路不导通第一及第二路径，并导通第三路径。本发明提供的防浮接电路使得在输入信号并非正确的信号时，不会造成集成电路误动作。

主权项

1.一种防浮接电路，其特征在于，在一第一模式下，根据一第一输入信号产生一第一输出信号，在一第二模式下，设定该第一输出信号等于一第一预设值，并包括：一第一上拉电路，包括：一第一P型晶体管，其源极耦接一第一电源端，其漏极提供该第一输出信号；以及一第二P型晶体管，其源极耦接该第一电源端，其漏极耦接该第一P型晶体管的栅极，其栅极耦接该第一P型晶体管的漏极；一第一下拉电路，包括：一第一N型晶体管，其栅极接收一第一反相信号，其源极耦接一第二电源端；以及一第二N型晶体管，其栅极接收该第一输入信号，其源极耦接该第二电源端；以及一第一控制电路，耦接于该第一上拉电路与该第一下拉电路之间；其中，在该第一模式下，该第一控制电路导通该第一P型晶体管与该第一N型晶体管之间的一第一路径以及该第二P型晶体管与该第二N型晶体管之间的一第二路径，并且不导通该第一P型晶体管与该第二电源端之间的一第三路径；其中，在该第二模式下，该第一控制电路不导通该第一路径及该第二路径，并导通该第三路径。