[发明专利]一种基于多路非交叠时钟的电荷泵电路

摘要

一种基于多路非交叠时钟的电荷泵电路，属于电子电路技术领域。参考地电位产生单元用于产生参考地电位；电平转换单元的控制信号为时钟控制信号，用于产生时钟输出信号；四相非交叠时钟产生单元的输入信号为时钟输出信号，用于产生第一非交叠时钟信号、第二非交叠时钟信号、第三非交叠时钟信号和第四非交叠时钟信号；电荷泵单元由两个一级电荷泵并联，两个一级电荷泵分别由第一非交叠时钟信号和第二非交叠时钟信号、第三非交叠时钟信号和第四非交叠时钟信号控制交替驱动充电将电荷泵单元的电源电压泵升产生电荷泵电路的输出电压。本发明避免了串通现象的产生，消除了体效应导致的阈值损耗且减小了纹波，提高了电荷泵的充电效率。

主权项

1.一种基于多路非交叠时钟的电荷泵电路，其特征在于，包括参考地电位产生单元(1)、电平转换单元(3)、四相非交叠时钟产生单元(4)和电荷泵单元(5)，/n所述参考地电位产生单元(1)用于产生参考地电位(VSSH)，其电源电压为高电平(VDDH)，其地电压为低电平(VSS)；/n所述电平转换单元(3)的控制信号为时钟控制信号(CLK)，电源电压为高电平(VDDH)，地电压为参考地电位(VSSH)，用于产生时钟输出信号(CLK0)；/n所述四相非交叠时钟产生单元(4)的输入信号为所述时钟输出信号(CLK0)，用于产生第一非交叠时钟信号(CLK1)、第二非交叠时钟信号(CLK2)、第三非交叠时钟信号(CLK3)和第四非交叠时钟信号(CLK4)；/n所述电荷泵单元(5)由两个一级电荷泵并联，其电源电压为高电平(VDDH)，地电压为低电平(VSS)，所述两个一级电荷泵用于将所述高电平(VDDH)泵升从而产生所述电荷泵电路的输出电压(Vout)，其中一个一级电荷泵由所述第一非交叠时钟信号(CLK1)和第二非交叠时钟信号(CLK2)控制，另一个一级电荷泵由所述第三非交叠时钟信号(CLK3)和第四非交叠时钟信号(CLK4)控制；/n所述电平转换单元(3)包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)，/n第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)、第五PMOS管(MP5)和第八PMOS管(MP8)的栅极并作为所述电平转换单元(3)的控制端连接所述时钟控制信号(CLK)，其漏极连接第五PMOS管(MP5)的漏极以及第三NMOS管(MN3)和第九PMOS管(MP9)的栅极，其源极连接第二NMOS管(MN2)和第三NMOS管(MN3)的源极并连接所述参考地电位(VSSH)；/n第六PMOS管(MP6)的栅极连接第三NMOS管(MN3)和第九PMOS管(MP9)的漏极并输出所述时钟输出信号(CLK0)，其漏极连接第八PMOS管(MP8)的源极，其源极连接第五PMOS管(MP5)和第七PMOS管(MP7)的源极并连接所述高电平(VDDH)；/n第七PMOS管(MP7)的栅极连接第二NMOS管(MN2)和第八PMOS管(MP8)的漏极，其漏极连接第九PMOS管(MP9)的源极。/n