[发明专利]集成电路存储器及其形成方法、半导体集成电路器件有效
申请号: | 201810438196.0 | 申请日: | 2018-05-09 |
公开(公告)号: | CN108493188B | 公开(公告)日: | 2023-10-13 |
发明(设计)人: | 请求不公布姓名 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H10B12/00 | 分类号: | H10B12/00;H01L29/10;H01L29/78;H01L21/336 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种集成电路存储器及其形成方法、半导体集成电路器件。采用竖直设置在衬底上的有源柱体以构成的立式存储晶体管,从而有利于减小立式存储晶体管在衬底上的单元配置尺寸,进而能够进一步缩减存储器的尺寸。并且,竖直结构的立式存储晶体管具有更好的排布灵活性,例如能够实现多个立式存储晶体管的六方密集排布,以提高存储器中存储单元的排布密集度。此外,本发明中所采用的有源柱体呈现上宽下窄的结构,从而使字线中环绕有源柱体底端部的部分具备较大的厚度,有利于提高立式存储晶体管的性能。 | ||
搜索关键词: | 集成电路 存储器 及其 形成 方法 半导体 器件 | ||
【主权项】:
1.一种集成电路存储器,其特征在于,包括:一衬底;多条位线,形成在所述衬底上并沿着第一方向延伸;多个有源柱体,形成在所述位线上,以使所述有源柱体的底端部连接至所述位线,并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸,以使所述底端部相对于所述顶端部凹陷;以及,多条字线,形成在所述衬底上并沿着第二方向延伸,所述字线在其延伸方向上一体连接并配置有多个直立的栅极管,所述栅极管环绕相应的有源柱体的外侧壁并填充所述有源柱体的所述底端部的凹陷区域,以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度,并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的所述栅极管共同构成所述集成电路存储器的立式存储晶体管。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810438196.0/,转载请声明来源钻瓜专利网。