[发明专利]氮化硅薄膜的制备方法在审
| 申请号： | 201810438840.4 | 申请日： | 2018-05-09 |
| 公开（公告）号： | CN110473768A | 公开（公告）日： | 2019-11-19 |
| 发明（设计）人： | 尹勇 | 申请（专利权）人： | 上海新微技术研发中心有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02 |
| 代理公司： | 31219 上海光华专利事务所(普通合伙) | 代理人： | 罗泳文<国际申请>=<国际公布>=<进入 |
| 地址： | 201800 上海市嘉定区*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种氮化硅薄膜的制备方法，所述制备方法包括交替进行如下步骤：步骤1），采用化学气相沉积法于基底表面沉积氮化硅子薄膜；以及步骤2），对所述氮化硅子薄膜的表面进行等离子体表面处理，所述等离子体表面处理采用的离子包含氮离子；其中，交替进行所述步骤1）及所述步骤2）的次数范围介于2~5次，以获得包含多层氮化硅子薄膜堆叠的氮化硅薄膜。本发明将所需沉积的氮化硅薄膜分为若干层氮化硅子薄膜，并进行分层沉积，通过接触界面的叠加，打乱原有的生长结构，以抑制针孔缺陷的形成。本发明在每层氮化硅子薄膜沉积后，对其进行等离子体表面处理，再次打乱原有的生长结构，可进一步抑制针孔缺陷的形成。 | ||
| 搜索关键词： | 氮化硅 子薄膜 等离子体表面处理 沉积 氮化硅薄膜 针孔缺陷 原有的 制备 化学气相沉积 基底表面 生长 氮离子 堆叠 多层 分层 叠加 离子 | ||
【主权项】：
1.一种氮化硅薄膜的制备方法，其特征在于，所述制备方法包括交替进行如下步骤：/n步骤1)，采用化学气相沉积法于基底表面沉积氮化硅子薄膜；/n步骤2)，对所述氮化硅子薄膜的表面进行等离子体表面处理，所述等离子体表面处理采用的离子包含氮离子。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海新微技术研发中心有限公司，未经上海新微技术研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810438840.4/，转载请声明来源钻瓜专利网。
- 上一篇：具有多边形横截面的支承元件
- 下一篇：薄膜形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
