[发明专利]闪存控制器和设置在闪存控制器中的编码器和编码器有效
申请号: | 201810455384.4 | 申请日: | 2018-05-14 |
公开(公告)号: | CN109841252B | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 郭轩豪 | 申请(专利权)人: | 慧荣科技股份有限公司 |
主分类号: | G11C16/10 | 分类号: | G11C16/10 |
代理公司: | 深圳新创友知识产权代理有限公司 44223 | 代理人: | 江耀纯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了编码方法:将多个数据区块进行处理以产生多个局部校验码区块,其中所述多个局部校验码区块包括第一部分及第二部分;使用第一计算电路以根据所述第二部分以产生第一计算结果;根据所述第一计算结果来调整所述多个局部校验码区块的所述第一部分;对所述调整后第一部分进行循环卷积操作,以产生第一部分的校验码区块;以及使用第二计算电路以至少根据所述第一部分的校验码区块来产生第二部分的校验码区块;其中所述第一部分的校验码区块及所述第二部分的校验码区块是作为对所述多个数据区块进行编码后所产生的多个校验码区块。本发明通过将局部校验码区块分为两个部分操作,可降低编码器中的循环卷积计算所需要的硬件。 | ||
搜索关键词: | 闪存 控制器 设置 中的 编码器 | ||
【主权项】:
1.一种设置在一闪存控制器中的编码器,其特征在于,包括有:一第一桶式移位器模块,用于将多个数据区块进行处理以产生多个局部校验码区块,其中所述多个局部校验码区块包括了一第一部分及一第二部分;一第一计算电路,耦接于所述第一桶式移位器模块,用于根据所述第二部分以产生一第一计算结果;一调整电路,用于根据所述第一计算结果来调整所述多个局部校验码区块的所述第一部分,以产生一调整后第一部分;一第一循环卷积计算电路,耦接于所述调整电路,用于对所述调整后第一部分进行循环卷积操作,以产生一第一部分的校验码区块;以及一第二计算电路,耦接于所述第一循环卷积计算电路,用于至少根据所述第一部分的校验码区块以产生一第二部分的校验码区块;其中所述第一部分的校验码区块及所述第二部分的校验码区块是作为所述编码器针对所述多个数据区块所产生的多个校验码区块,且所述多个数据区块以及所述多个校验码区块被写入至一闪存中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司,未经慧荣科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810455384.4/,转载请声明来源钻瓜专利网。
- 上一篇:SRAM写控制电路
- 下一篇:半导体存储装置及其复位方法