[发明专利]用于形成垂直沟道器件的方法有效
申请号: | 201810460418.9 | 申请日: | 2018-05-15 |
公开(公告)号: | CN108878360B | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | J·博迈尔斯 | 申请(专利权)人: | IMEC非营利协会 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 亓云;杨洁 |
地址: | 比利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 根据本发明概念的一方面,提供了一种用于形成垂直沟道器件的方法,该方法包括:提供包括衬底和多个垂直沟道结构的半导体结构,提供具有环绕栅极的垂直沟道结构,形成嵌入各栅极并暴露每个垂直沟道结构的顶部的第一介电层,在每个顶部上形成顶电极,在顶电极的侧壁上形成侧壁蚀刻势垒,形成覆盖第一介电层和顶电极的第二介电层,形成垂直延伸的栅极接触孔的集合,每个孔暴露栅极并且每个孔通过毗邻顶电极将第一和第二介电层选择性地蚀刻至侧壁蚀刻势垒来形成,以及用导电材料填充栅极接触孔的集合。 | ||
搜索关键词: | 用于 形成 垂直 沟道 器件 方法 | ||
【主权项】:
1.一种用于形成垂直沟道器件的方法,所述方法包括:提供包括衬底(101)和多个垂直沟道结构(110)的半导体结构(100),提供具有环绕栅极(112)的所述垂直沟道结构(110),形成嵌入所述栅极(112)并暴露每个垂直沟道结构(110)的顶部(110a)的第一介电层(114),在每个顶部(110a)上形成顶电极(138),在所述顶电极(138)的侧壁上形成侧壁蚀刻势垒(140),形成覆盖所述第一介电层(114)和所述顶电极(138)的第二介电层(142),形成垂直延伸的栅极接触孔(162)的集合,每个孔(162)暴露栅极(112)并且每个孔(162)通过毗邻顶电极(138)将所述第一和第二介电层(114、142)选择性地蚀刻至所述侧壁蚀刻势垒(140)来形成,以及用导电材料填充所述栅极接触孔(162)的集合。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于IMEC非营利协会,未经IMEC非营利协会许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810460418.9/,转载请声明来源钻瓜专利网。
- 上一篇:用于形成垂直沟道器件的方法
- 下一篇:半导体器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造