[发明专利]一种高精度低失调的带隙基准电压电路

摘要

一种高精度低失调的带隙基准电压电路，属于电子电路技术领域。包括预稳压模块、精准带隙基准模块和修调码值产生模块，预稳压模块在电路刚开始工作时产生一个初始的内部电源电压为精准带隙基准模块和修调码值产生模块供电，修调码值产生模块产生修调码值供精准带隙基准模块校准产生的精准带隙基准电压，产生的精准带隙基准电压再反馈回预稳压模块校准内部电源电压产生精准的内部电源电压继续为精准带隙基准模块和修调码值产生模块供电。本发明利用修调技术校准带隙基准电压，同时利用反馈技术产生精准的内部电源电压，降低了后续模块的精度需求和设计难度；修调码值产生后关闭修调码值产生模块，降低了电路的功耗。

主权项

1.一种高精度低失调的带隙基准电压电路，包括预稳压模块、精准带隙基准模块和修调码值产生模块，其特征在于，所述预稳压模块用于产生内部电源电压(AVDD)为所述精准带隙基准模块和所述修调码值产生模块供电；所述修调码值产生模块用于产生修调码值，包括修调控制信号产生模块、修调码值生成模块和修调码值保存输出模块，所述修调控制信号产生模块用于产生控制信号(PD_N)和时钟信号(CK)，所述控制信号(PD_N)用于控制所述修调码值生成模块，所述时钟信号(CK)用于控制所述修调码值保存输出模块；所述修调码值生成模块包括基准比较单元和码值产生单元，所述基准比较单元包括第一NMOS管(NM1)、第二NMOS管(NM2)、第四NMOS管(NM4)、第一PMOS管(PM1)和第一电阻(R1)，第一NMOS管(NM1)的漏极连接基准电流，其栅极连接第二NMOS管(NM2)的栅极和第四NMOS管(NM4)的漏极并作为所述基准比较单元的第一输出端，其源极连接第二NMOS管(NM2)和第四NMOS管(NM4)的源极并接地；第四NMOS管(NM4)的栅极连接所述控制信号(PD_N)；第二NMOS管(NM2)的漏极连接第一PMOS管(PM1)的栅极和漏极并作为所述基准比较单元的第二输出端；第一电阻(R1)的一端连接所述内部电源电压(AVDD)，另一端连接第一PMOS管(PM1)的源极；所述码值产生单元包括第二PMOS管(PM2)、熔丝、第三NMOS管(NM3)和第五NMOS管(NM5)，第三NMOS管(NM3)的栅极连接所述基准比较单元的第一输出端，其漏极连接第五NMOS管(NM5)和第二PMOS管(PM2)的漏极并作为所述码值产生单元的输出端，其源极连接第五NMOS管(NM5)的源极并接地；第五NMOS管(NM5)的栅极连接所述控制信号(PD_N)；第二PMOS管(PM2)的栅极连接所述基准比较单元的第二输出端，其源极连接熔丝的一端并作为熔丝控制端；熔丝的另一端连接所述内部电源电压(AVDD)；所述修调码值保存输出模块的输入端连接所述码值产生单元的输出端，其时钟端连接所述时钟信号(CK)，其输出端输出所述修调码值；所述精准带隙基准模块根据所述修调码值产生经过修调校准之后的精准带隙基准电压；所述精准带隙基准电压反馈回所述预稳压模块用于校准所述内部电源电压(AVDD)。