[发明专利]一种基于两级BOOT结构的系统级芯片有效
| 申请号： | 201810533154.5 | 申请日： | 2018-05-29 |
| 公开（公告）号： | CN108763760B | 公开（公告）日： | 2022-03-22 |
| 发明（设计）人： | 罗敏涛;赵翠华;张春妹;刘思源;杨博 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398;G06F13/16 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 杨博 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于两级BOOT结构的系统级芯片，包括存储器控制器，存储控制器通过片内总线连接处理器，片内总线连接片内ROM；其中存储器控制器连接存储区一和存储区二；其中存储区一包括串行PROM和并行MRAM，且存储器控制器同一时刻访问串行PROM或并行MRAM；存储区二为并行SRAM；其中片内ROM存储一级BOOT指令，且处理器访问片内ROM存储的内容；其中存储区一中存储二级BOOT指令和用户程序；其中处理器接入BOOTSEL控制引脚；存储器控制器接入ROMSEL控制引脚。采用硬件控制的方式选择上电复位的启动地址和访问的片外存储体类型，并且基于两级BOOT结构实现系统级芯片的三种上电启动方式。 | ||
| 搜索关键词： | 一种 基于 两级 boot 结构 系统 芯片 | ||
【主权项】：
1.一种基于两级BOOT结构的系统级芯片，其特征在于，包括存储器控制器，存储控制器通过片内总线连接处理器，片内总线连接片内ROM；其中存储器控制器连接存储区一和存储区二；其中存储区一包括串行PROM和并行MRAM，且存储器控制器同一时刻访问串行PROM或并行MRAM；存储区二为并行SRAM；其中片内ROM存储一级BOOT指令，且处理器访问片内ROM存储的内容；其中存储区一中存储二级BOOT指令和用户程序；其中处理器接入BOOTSEL控制引脚；存储器控制器接入ROMSEL控制引脚。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810533154.5/，转载请声明来源钻瓜专利网。
