[发明专利]一种基于3D封装的DRAM存储器及访问方法在审
| 申请号： | 201810572524.6 | 申请日： | 2018-06-06 |
| 公开（公告）号： | CN108417235A | 公开（公告）日： | 2018-08-17 |
| 发明（设计）人： | 肖刚军 | 申请（专利权）人： | 珠海市一微半导体有限公司 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 519000 广东省珠海*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种基于3D封装的DRAM存储器及访问方法，该DRAM存储器集成了读写控制逻辑、刷新控制逻辑和存储阵列，读写控制逻辑、刷新控制逻辑和存储阵列分层堆叠在DRAM存储器硅衬底上；其中，存储阵列通过掺杂结构字线和位线接触孔将整个DRAM存储空间划分为独立的bank；刷新控制逻辑，用于控制bank的刷新操作，包括延迟刷新和中断刷新；读写控制逻辑，用于根据刷新控制逻辑输出的信号和访问过程中的冲突信号，读写所述存储阵列中的数据。相对于现有技术，提高DRAM存储器的接口带宽。 | ||
| 搜索关键词： | 刷新控制逻辑 存储阵列 读写控制 掺杂结构字线 位线接触孔 冲突信号 存储空间 访问过程 接口带宽 刷新操作 硅衬底 读写 堆叠 分层 延迟 访问 输出 中断 | ||
【主权项】：
1.一种基于3D封装的DRAM存储器，其特征在于，该DRAM存储器集成了读写控制逻辑、刷新控制逻辑和存储阵列，读写控制逻辑、刷新控制逻辑和存储阵列分层堆叠在DRAM存储器硅衬底上；其中，存储阵列通过掺杂结构字线和位线接触孔将整个DRAM存储空间划分为独立的bank；刷新控制逻辑，用于控制bank刷新操作的延迟和中断；读写控制逻辑，用于根据刷新控制逻辑的刷新结果进行读写操作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海市一微半导体有限公司，未经珠海市一微半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810572524.6/，转载请声明来源钻瓜专利网。
- 上一篇：内部时钟发生电路
- 下一篇：垂直型半导体器件及其制造方法和操作方法
